eng
Выпуск #4/2015
В.Вернер, Е.Кузнецов, А.Сауров
Закону Мура 50 лет: масштабирование элементов ИС
Закону Мура 50 лет: масштабирование элементов ИС
Просмотры: 6872
В первой части серии публикаций, посвященных 50-летию закона Мура, рассмотрена связь масштабирования элементов ИС с реализацией закона Мура.
DOI:10.22184/1993-8578.2015.58.4.22.38
DOI:10.22184/1993-8578.2015.58.4.22.38
На заре истории интегральной электроники на базе кремния Г.Муру, в то время руководившему компанией Fairchild Semiconductor, удалось сформулировать тенденции ее дальнейшего развития. Нужно было доказать, что интегральные схемы более экономически привлекательны, чем решения на дискретных элементах, поэтому была исследована зависимость цены ИС от условий ее производства, то есть от технологии. Наблюдения показывали, что минимальная цена зависит от уровня технологии, который меняется со временем (рис.1).
Уровень технологии был оценен числом транзисторов в микросхеме, получившим в дальнейшем название "степень интеграции" (рис.2).
Сущность и значение закона Мура
Мур первоначально обнаружил, что число транзисторов при выполнении условия минимизации стоимости ежегодно удваивается. Последующий анализ развития ИС, выполненный уже в 1975 году, подсказал Муру, что удвоение степени интеграции происходит через два года. Заслуга Г.Мура заключается в том, что он сформулировал требования к темпу развития разработки и производства ИС. Именно задание темпа развития ИС было отмечено в [2] как главное достижение закона Мура, которое позволило сравнить его появление с таким эпохальным явлением как Интернет.
В [2] закон Мура был назван "боевым барабаном", который определял темп развития. Или ты следуешь этому темпу, или проигрываешь. Менее агрессивным, но имеющим тот же смысл, было название закона Мура "метрономом Кремниевой долины" [3].
Закон Мура определял развитие микроэлектроники по экспоненте, которое, в частности, выражалось в двухкратном изменении цены ИС, как и степени интеграции, каждые два года (рис.3) [4, 5].
Но, как оказалось, двухлетний темп изменений имеет ограничения – последующий анализ показал, что он замедляется (рис.4). Несмотря на это можно констатировать, что пока имеется возможность сформулировать закономерность изменения темпов развития микроэлектроники, закон Мура продолжает действовать.
Различия в оценке закона Мура связаны с его двойственностью. Изначально он был сформулирован как экономический закон экспоненциального развития нового рынка ИС, но опорой этого стал аналогичный характер развития технологии ИС. Требования изменений в технологии в определенном темпе стали главными воспринимаемыми признаками закона Мура. Экономическая составляющая, оставаясь важной, отошла в оценке закона на второй план.
Действие закона Мура должно вызывать уменьшение цены, но чего именно: функционального элемента – транзистора – или более объемной функции? Начнем с первого.
Увеличение степени интеграции, помимо снижения стоимости элементов, сопровождается улучшением рабочих характеристик ИС. Так, производительность микропроцессоров при таком темпе интеграции возрастает в два раза каждые 18 месяцев, что является результатом роста числа транзисторов и снижения задержки сигнала на элементах ИС. Как следствия этого закона можно сформулировать аналогичные улучшения и для других характеристик ИС, таких как потребляемая мощность, стоимость, быстродействие и т.д. Поэтому очень часто под законом Мура подразумевают и все следствия его основной формулировки. В этой форме закон Мура перешел из области экономических в сферу технических прогнозов. И именно в этой форме он получил известность и стал стимулом развития микроэлектроники.
В практической деятельности закон Мура предполагает планирование и организацию научно-технической деятельности, определение ее направлений и постановку проблем так, чтобы продолжать определенные тенденции в развитии микроэлектроники и, в более широком смысле, всего научно-технического прогресса. Таким образом, закон Мура задал стремительное развитие микроэлектроники, что привело к формированию нового технологического уклада – информационного общества, и стало по существу основой экономического прогресса за последние 50 лет. Это развитие повлияло и продолжает оказывать неоспоримое влияние на все отрасли производства, изменило социальную и повседневную жизнь. Закон Мура в микроэлектронике привел к ускорению научно-технической революции и зарождению новых междисциплинарных направлений, таких как нанотехнологии, искусственный интеллект и когнитивные технологии.
Повышение степени интеграции ИС естественным образом связано с необходимостью уменьшения площади элементов, например, транзисторов. Это уменьшение (масштабирование) происходит пропорционально фактору масштабирования S. Необходимо отметить, что если в первое десятилетие в микроэлектронике сосуществовали различные схемотехнические базисы и, соответственно, различные технологии (биполярные и на основе МОП-транзисторов), то, начиная с 1970-х годов, первенство прочно захватил КМОП-базис на основе комплементарных (р- и n-канальных) МОП-транзисторов. Поэтому под законом Мура предполагают именно масштабирование КМОП-технологий, и, прежде всего, ее элемента – МОП-транзистора.
Исследование масштабирования полевых МОП-транзисторов Деннардом [6, 7] показало, что если не меняется напряженность поля, то напряжение и время задержки уменьшаются в S раз. Следовательно, быстродействие растет, а энергопотребление падает. Таким образом, масштабирование влияет на развитие микроэлектроники через изменение степени интеграции и цены функции ИС, а также повышение рабочих характеристик ИС. Исторически масштабирование ИС прошло несколько этапов, которые были отражены в их определениях в изданиях ITRS. В несколько адаптированном виде они приведены ниже.
Геометрическое масштабирование
Геометрическое масштабирование (Geometrical Scaling) направлено на постоянное сокращение горизонтальных и вертикальных физических размеров областей функций логики и памяти для повышения плотности элементов и функциональных характеристик (скорость, мощность и надежность), необходимых для приложений у конечного заказчика.
Масштабирование параметров производится после выбора одного из них постоянным. В качестве постоянного фактора при масштабировании обычно принимались постоянная напряженность поля или постоянное напряжение [8] (табл.1). В последнем случае были рассмотрены три варианта учета частоты, а также возможность учета многоядерной структуры.
Казалось, что масштабирование полностью решает проблемы миниатюризации при последовательном переходе к все более малым размерам структурных элементов МОП-транзистора. И действительно, вплоть до проектных норм 90 нм (2004 г.), происходила масштабная геометрическая миниатюризация при постоянном электрическом поле – все размеры транзистора и напряжения в нем изменялись с таким же коэффициентом, как и минимальный литографический размер. Этот период называют "золотой эрой миниатюризации", когда уменьшение размеров транзистора было относительно простой задачей, с малыми изменениями в его структуре при переходе от одного технологического уровня к другому. Однако ниже 90 нм дальнейшее простое геометрическое масштабирование приводило к ухудшению транзисторных характеристик.
Эквивалентное масштабирование
С уменьшением толщины затворного оксида ниже 1,6 нм резко возрастает ток прямого квантово-механического туннелирования, и затворный диэлектрик из традиционного диоксида кремния теряет свои изолирующие свойства. Выход был найден в использовании диэлектриков с высокой диэлектрической постоянной (high-k –диэлектриков).
С точки зрения управляемости транзистора, то есть возможности контролировать ток в канале затворным напряжением, необходимо чтобы при масштабной миниатюризации удельная емкость затворного диэлектрика Сox увеличивалась. При геометрическом масштабировании это увеличение обеспечивалось уменьшением толщины затворного диэлектрика. Однако можно не уменьшать толщину, а увеличить диэлектрическую проницаемость затворного диэлектрика, используя другой материал, что обеспечит необходимое значение Сox. Таким образом исключается увеличение вертикального электрического поля и предотвращается затворная утечка. Используемый диэлектрик характеризуется значением "эквивалентной толщины оксида кремния" (ЭОТ-EOT). Этот подход начали реализовывать еще с проектных норм 180 нм. В качестве альтернативного диэлектрика до проектных норм 65 нм использовался оксинитрид кремния с увеличивающейся долей нитрида по мере масштабирования (и, соответственно, увеличением диэлектрической проницаемости до 8–9). Начиная с проектных норм 45 нм в качестве затворных диэлектриков стали применять такие материалы, как HfO2 и ZrO2. Замена SiO2 на другие диэлектрики была первым примером "эквивалентного масштабирования".
Используемый в "золотую эру" масштабирования в качестве затвора легированный поликремний – вырожденный полупроводник с максимальной концентрацией порядка 1020 см-3, поэтому на границе с затворным диэлектриком при рабочих напряжениях в нем образуется слой обеднения носителями и соответствующая ему емкость обеднения. Так как эта емкость не масштабируется, необходим переход на новые материалы затвора – металлические. При этом новый материал должен обладать определенной работой выхода, необходимой для задания порогового напряжения транзистора. Такой переход был осуществлен на рубеже проектных норм 45 нм (2007 г.) одновременно с заменой оксинитрида кремния на новые диэлектрики.
Созданный таким образом "эквивалентный" затворный узел в англоязычной литературе получил обозначение HKMG (High-K/Metal Gate –металлический затвор на диэлектрике с высокой диэлектрической постоянной K). Например, в исследовании IMEC были использованы затворы из TiN (для n-канального транзистора) и ТаN (для р-канального), а в качестве затворного диэлектрика – HfO2, что обеспечивало ЭОТ менее 1 нм.
"Эквивалентный" затворный узел позволил при миниатюризации сохранять вертикальное поле в транзисторе постоянным, несмотря на замедление планомерного уменьшения напряжения питания. Поэтому, начиная с проектных норм 90 нм, дальнейшее масштабирование транзистора осуществляется при постоянной вертикальной и увеличивающейся горизонтальной составляющих электрического поля. Такой сценарий масштабирования резко обозначил паразитные "эффекты короткого канала", суть которых сводится к увеличению влияния напряжений на электродах стока и истока транзистора на протекание тока в канале, что приводит к деградации рабочих характеристик транзистора. Для подавления этих паразитных эффектов были разработаны специальные методы "канальной инженерии" – создание определенного профиля легирования в области канала и стоков/истоков путем высокоэнергичной ионной имплантации под разными углами примесных атомов.
Другой эффект, который сильно ограничивал рабочие характеристики транзистора – сопротивление стоков/истоков, которое также не поддается геометрическому масштабированию. Проблема была решена "эквивалентным масштабированием" – последовательным переходом на новые материалы в шунтировании этого сопротивления, начиная от TiSi2 (проектные нормы 350–250 нм) к CoSi2 (90 нм) и далее к NiSi (65–45 нм), а также на использование "приподнятых" эпитаксиальных стоков/истоков и SiGe как промежуточного слоя между силицидом и кремнием.
При достижении проектных норм 28–22 нм традиционная структура МОП-транзистора себя исчерпала. Сильно возросший туннельный ток сток/исток-подложка приводит к существенному ухудшению рабочих характеристик. Был осуществлен переход на так называемые "полностью обедненные" структуры – КНИ (FD SOI) транзисторы и FinFET-транзисторы (fin – плавник). Здесь "эквивалентное" масштабирование заключается в использовании новых структур с наноразмерной толщиной слоя рабочего кремния (области под затвором). Полностью обедненные транзисторы были названы "многозатворными" (MugFET). Условно FD SOI можно считать однозатворным транзистором, тогда как FinFET – двухзатворный. Предполагается, что по мере дальнейшего масштабирования "эффективная многозатворность" транзисторных структур и "эквивалентная" составляющая в масштабировании элементов будут расти.
Таким образом, эквивалентное масштабирование (Equivalent Scaling) – улучшение рабочих характеристик 2D и 3D-структур не за счет изменения характерных геометрических параметров, а путем использования новых материалов, новых процессов и новых интегральных структур. Эквивалентное масштабирование может использоваться как без геометрического масштабирования, так и совместно с ним, дополняя друг друга. На рис.5 приведено соотношение вкладов геометрического и эквивалентного масштабирования в повышение рабочих характеристик ИС в период 1999–2011 годов.
Функциональное масштабирование
Система, реализованная для выполнения специфических функций с помощью определенной технологии, называется функционально масштабированной (Functional Scaling) если может быть реализована с использованием альтернативной технологии так, что ее функции будут идентичны функциям оригинальной системы, и по крайней мере одна из ее рабочих характеристик улучшается, а остальные не ухудшаются. На практике функциональное масштабирование предполагает такое проектирование ИС, при котором ее последующее изготовление возможно по различным проектным нормам.
Эквивалентное масштабирование на основе проектирования
Масштабирование элементов ИС выдвигает новые проблемы, непосредственно касающиеся проектирования ИС как системы. Поэтому необходима разработка новых методов проектирования, которые позволяют при масштабировании достичь рабочих характеристик ИС, включая потребляемую мощность и стоимость в соответствии с законом Мура. Такой подход получил название "эквивалентное масштабирование на основе проектирования" (Design-based Equivalent Scaling). Оно включает геометрическое и эквивалентное масштабирование элементов ИС и позволяет достичь улучшения рабочих характеристик, плотности упаковки и других показателей негеометрическими методами. Взаимосвязь типов масштабирования приведена на рис.6.
Различные методы эквивалентного масштабирования (как интегральных элементов, так и на основе проектирования) могут быть применены для различных типов ИС. Это привело к тому, что улучшения рабочих характеристик в соответствии с законом Мура стали характерными для определенного типа ИС. Поэтому по мере масштабирования происходит дальнейшая дифференциация и специализация ИС на уровне проектирования, технологических процессов, а также проектных норм.
Таким образом, в общем смысле масштабирование следует понимать как методы повышения рабочих и функциональных характеристик прибора, начиная от транзистора и заканчивая всей системой.
Среди рассмотренных методов масштабирования важное значения имеет уменьшение размеров, то есть геометрическое масштабирование. В этом случае фактор масштабирования S дает величину относительных изменений геометрических размеров.
Абсолютные значения могут быть получены, если определена мера минимального характеристического размера – f. Определение характеристического размера приводится в изданиях ITRS для горизонтальных или вертикальных сечений элементов транзистора [11]. Наиболее часто используется величина, равная половине зазора между линиями проводников (half-pitch – h-p) первого слоя металлизации для ИС ДОЗУ или половина шага полукремниевых шин для флэш-ЗУ.
В принципе подобные определения могут быть использованы и для логических ИС, в том числе для микропроцессоров (МП). Но чаще в качестве f для МП используют длину затвора: физическую (GLph – physical gate length) или литографическую (GL – Printed gate length). Такое различие в определении f вызвано различием в критических параметрах ЗУ и МП. Для ИС ЗУ критична степень интеграции, которая может быть охарактеризована через величину (h-p). Для МП критично быстродействие, которое определяется через GLph.
Изменение (h-p) происходит на 0,71 за один временной цикл или на 0,5 за два временных цикла. В 2013 году (h-p) менялся по трехгодичному циклу – за 6 лет на 0,5. Ожидается, что с 2017 года вновь начнется двухгодичный цикл.
Если при геометрическом масштабировании минимальный характеристический размер f полностью определял уровень технологии, то по мере возрастания роли эквивалентных типов масштабирования он теряет это свое значение. Поэтому была введена характеристическая мера масштабирования, называемая "узлом" (Node Naming – N), которая отражает условный размер минимального элемента, как он бы изменялся при полностью геометрическом масштабировании. Характеристики f для разных типов ИС через значения h-p и N приведены в табл.2.
Разные типы масштабирования стали использоваться на разных этапах развития полупроводниковой промышленности, поэтому можно составить сравнительную таблицу (табл.3).
Потребляемая мощность МОП-транзистора P, которая выделяется в виде тепла, при переключении с частотой f складывается из динамической Pdyn и статической Pstat мощностей:
P = Pdyn + Pstat, (1)
Pdyn = CV2dd f, (2)
Pstat = Vd Ioff, (3)
где С – емкость нагрузки, Ioff – ток в выключенном состоянии (ток утечки), Vdd – напряжение питания ИС.
Динамическую потребляемую мощность можно снизить, уменьшив частоту f системы. Статическую мощность неработающих блоков можно свести к нулю, отключив от них напряжение питания. Эти два приема, которые стали широко использоваться при разработке ИС проектных норм ниже 180 нм, – первые примеры эквивалентного масштабирования на основе проектирования.
Потребление мощности является ограничительным фактором, в первую очередь, в системах, работающих от аккумуляторов (ноутбуки, планшеты, сотовые телефоны и т.д.). ИС для них выделились в отдельный класс низко-потребляющих (low-power – LP). Схемы, для которых первостепенным фактором является производительность, а максимальная потребляемая мощность определяется теплоотводом, выделились в класс высокопроизводительных (high performance – НР).
Примером эквивалентного масштабирования на основе проектирования является использование многопроцессорных систем. Распараллеливание вычислительного процесса с сохранением частоты привело к увеличению производительности системы без значительного увеличения потребляемой мощности.
Анализ данных о росте количества транзисторов на кристалле за последние годы показывает, что наметилось его замедление (рис.4). Хотя прогресс в области литографии обеспечивал по крайней мере до 2013 года возможности геометрического масштабирования в соответствии с законом Мура, реальный рост плотности транзисторов, начиная с 2007 года, уменьшился до кратности 1,6 с каждым новым технологическим "узлом". Такое отставание объясняют как экономическими причинами, так и техническими ограничениями, накладываемыми надежностью, условиями эксплуатации и архитектурой проекта, а также увеличивающейся вариабельностью технологических процессов. Этот разрыв между обусловленной литографическим шагом "возможной" и "реализуемой" плотностью элементов поставил вопрос о действенности закона Мура в его классической формулировке.
Переход на новые технологии ведет к существенному усложнению проектирования ИС. Это связано с существенными ограничениями, накладываемыми на взаиморасположение слоев, а также с мульти-масочными литографиями, приводящими к большой вариабельности паразитных элементов. Вследствие этого увеличиваются риски окупаемости проектов.
Ситуацию спасают методы эквивалентного масштабирования на основе проектирования (DES). Согласно оптимистическому прогнозу, для серверных процессоров и процессоров для настольных систем, DES может возместить один узел масштабирования в период до 2020 года. Предполагается, что потенциально DES может снизить площадь логических схем до 63% от существующего уровня в течение последующих шести лет и компенсирует 1,6-кратный рост транзисторной плотности, то есть "спасает" закон Мура на ближайший период времени.
Перспективы
В настоящее время размерное и функциональное масштабирование КМОП-технологии является основой развития и реализации в различных приложениях технологий процессинга информации – приема, преобразования, хранения, обработки и передачи данных. Многие из этих приложений стали реализуемыми благодаря возросшей производительности и сложности систем, что обеспечивалось и обеспечивается масштабированием ИС. Поскольку геометрическое и эквивалентное масштабирование КМОП приближается к фундаментальным пределам, необходим поиск как альтернативных приборов, так и альтернативных микроархитектур для процессинга информации, которые бы расширяли функциональность системы. Это позволило бы поддержать масштабирование при снижении стоимости и увеличении функциональности систем процессинга информации. Здесь возможны два подхода:
1. расширение функциональности КМОП-платформы за счет интеграции КМОП-технологии с новыми технологиями разных типов;
2. разработка абсолютно новой парадигмы процессинга информации.
Разделение микроэлектроники на отдельные домены было предложено ITRS в 2005 году, и стало общепринятым (рис.7 и 8). Соотношения между обозначенными выше подходами схематично представлено на рис.9.
Развитие КМОП-платформы за счет различных типов масштабирования получило название "Больше Мура". Расширение функциональности интегральной системы получило название "Больше чем Мур". Новые приборы для процессинга информации, так же как и новые архитектурные подходы, стали называть "Вне КМОП"-технологии. Гетерогенная интеграция подходов "вне КМОП", как и подхода "Больше чем Мур" с развивающейся платформой "Больше Мура" образуют "расширение КМОП". При этом предполагается, что со временем роль технологической парадигмы "снизу-вверх" в изготовлении интегральных систем будет возрастать. Такая общая концепция гетерогенной интеграции предоставляет возможность дальнейшего масштабирования систем процессинга информации и обеспечивает переход от КМОП-платформы к новым областям наноэлектроники.
В общем случае система процессинга информации включает несколько иерархических и взаимодействующих уровней. Так, например, при проектировании ИС эти уровни прослеживаются сверху-вниз – из определения назначения системы и ее функции строится архитектура, и далее последовательно: микроархитектура, отдельные блоки (схемы), элементы (транзисторы и разводка), подбирается необходимый технологический процесс (подразумевает использование определенных материалов), по которому формируются отдельные элементы и система в целом. Каждому уровню иерархии соответствует своя технология. Но можно построить такую иерархию и снизу-вверх, определив сначала низший физический уровень – переменную информационного состояния, и закончив архитектурой системы (рис.10).
В таком представлении в системе процессинга информации выделяют уровень прибора, а фундаментальная единица информации представлена переменной состояния, например, как это делается сейчас – зарядом (напряжением) в узле схемы КМОП, или, как это было в прошлом, расположением косточки на счетах. Прибор в этом случае служит для представления физического значения и обеспечивает управление переходами информационной переменной между двумя или несколькими разрешенными состояниями. Он представляет собой физическую структуру, сформированную различными материалами со специальными свойствами посредством последовательности технологических операций. Таким образом, можно выделить важнейший иерархический уровень – уровень материаловедения и технологии. Уровень представления данных в такой иерархии характеризует то, как переменная состояния кодируется группой приборов для процессинга данных. Два наиболее известных примера представления данных – цифровой и аналоговый сигналы. Более высокий уровень архитектуры можно разбить на несколько подклассов. Подкласс нано-архитектуры или функциональных примитивов служит для построения другого подкласса – вычислительной модели или модели процессинга информации, например, устройства логических или арифметических преобразований, памяти, цепи клеточных автоматов и т.д.
На рис.10 желтыми прямоугольниками в красной рамке выделены элементы, соответствующие технологической платформе КМОП. Для нее характерно бинарное представление данных, основанное на переменной состояния – электрическом заряде, что служит основой для построения вычислительной архитектуры фон Неймана. Элементы, заключенные на рисунке в белые прямоугольники, сгруппированы в пять категорий и представляют некоторые наиболее перспективные инновационные технологии, которые могут стать основой новой масштабируемой парадигмы систем процессинга информации.
1. Or-Bach Zvi. Are we using Moore’s name in vain? //
http://electroiq.com/blog/2013/11/are-we-using-moores-name-in-vain/.
2. Applewhite A. Take away the semiconductor // IEEE Spectrum, November 2004? INT.
3. Takahashi D. Intel’s Gordon Moore speculates on the future of tech and the end of Moore’s Law //
http://venturebeat.com/2015/05/11/intels-gordon-moore-speculates-on-the-future-and-the-end-of-moores-law/.
4. Балякин А.А., Доминич А.С. Конструирование будущего: нелинейная динамика в экономических моделях // Интеграл. № 1. 2011. С. 33–35.
5. Elert E. Tech Trajectories: Four More Moore’s Laws. Semiconductor technologies aren’t the only ones that have gotten exponentially better //
http://spectrum.ieee.org/at-work/innovation/tech-trajectories-four-more-moores-laws;
6. Закон масштабирования Деннарда // Открытые системы, №2, 2012;
7. Dennard R.H. Design Of Ion-implanted MOSFET’s with Very Small Physical Dimensions // IEEE J. of SSC, VSC-9. 1974. № 5. P. 256.
8. Theis T.N., Solomon P.M. In Quest of the "Next Switch": Prospects for Greatly Reduced Power Dissipation in a Successor to the Silicon Field-Effect Transistor // Proceeding of the IEEE. 2010. V. 98. № 12. P. 2005–2014.
9. Garrou P. IFTLE 191 ITRS Echoes Dylan "The Times They are a-Changin" // http://electroiq.com/insights-from-leading-edge/2014/05/iftle-191-itrs-echoes-dylan-the-times-they-are-a-changin/.
10. ITRS 2013 Edition // http://www.itrs.net.
11. ITRS // http://www.itrs.net.
12. ITRS 2005 Edition // http://www.itrs.net.
13. Jonescu A.M. Nanoelectronics roadmap: evaling Moor’s law // NANOLAB.
Уровень технологии был оценен числом транзисторов в микросхеме, получившим в дальнейшем название "степень интеграции" (рис.2).
Сущность и значение закона Мура
Мур первоначально обнаружил, что число транзисторов при выполнении условия минимизации стоимости ежегодно удваивается. Последующий анализ развития ИС, выполненный уже в 1975 году, подсказал Муру, что удвоение степени интеграции происходит через два года. Заслуга Г.Мура заключается в том, что он сформулировал требования к темпу развития разработки и производства ИС. Именно задание темпа развития ИС было отмечено в [2] как главное достижение закона Мура, которое позволило сравнить его появление с таким эпохальным явлением как Интернет.
В [2] закон Мура был назван "боевым барабаном", который определял темп развития. Или ты следуешь этому темпу, или проигрываешь. Менее агрессивным, но имеющим тот же смысл, было название закона Мура "метрономом Кремниевой долины" [3].
Закон Мура определял развитие микроэлектроники по экспоненте, которое, в частности, выражалось в двухкратном изменении цены ИС, как и степени интеграции, каждые два года (рис.3) [4, 5].
Но, как оказалось, двухлетний темп изменений имеет ограничения – последующий анализ показал, что он замедляется (рис.4). Несмотря на это можно констатировать, что пока имеется возможность сформулировать закономерность изменения темпов развития микроэлектроники, закон Мура продолжает действовать.
Различия в оценке закона Мура связаны с его двойственностью. Изначально он был сформулирован как экономический закон экспоненциального развития нового рынка ИС, но опорой этого стал аналогичный характер развития технологии ИС. Требования изменений в технологии в определенном темпе стали главными воспринимаемыми признаками закона Мура. Экономическая составляющая, оставаясь важной, отошла в оценке закона на второй план.
Действие закона Мура должно вызывать уменьшение цены, но чего именно: функционального элемента – транзистора – или более объемной функции? Начнем с первого.
Увеличение степени интеграции, помимо снижения стоимости элементов, сопровождается улучшением рабочих характеристик ИС. Так, производительность микропроцессоров при таком темпе интеграции возрастает в два раза каждые 18 месяцев, что является результатом роста числа транзисторов и снижения задержки сигнала на элементах ИС. Как следствия этого закона можно сформулировать аналогичные улучшения и для других характеристик ИС, таких как потребляемая мощность, стоимость, быстродействие и т.д. Поэтому очень часто под законом Мура подразумевают и все следствия его основной формулировки. В этой форме закон Мура перешел из области экономических в сферу технических прогнозов. И именно в этой форме он получил известность и стал стимулом развития микроэлектроники.
В практической деятельности закон Мура предполагает планирование и организацию научно-технической деятельности, определение ее направлений и постановку проблем так, чтобы продолжать определенные тенденции в развитии микроэлектроники и, в более широком смысле, всего научно-технического прогресса. Таким образом, закон Мура задал стремительное развитие микроэлектроники, что привело к формированию нового технологического уклада – информационного общества, и стало по существу основой экономического прогресса за последние 50 лет. Это развитие повлияло и продолжает оказывать неоспоримое влияние на все отрасли производства, изменило социальную и повседневную жизнь. Закон Мура в микроэлектронике привел к ускорению научно-технической революции и зарождению новых междисциплинарных направлений, таких как нанотехнологии, искусственный интеллект и когнитивные технологии.
Повышение степени интеграции ИС естественным образом связано с необходимостью уменьшения площади элементов, например, транзисторов. Это уменьшение (масштабирование) происходит пропорционально фактору масштабирования S. Необходимо отметить, что если в первое десятилетие в микроэлектронике сосуществовали различные схемотехнические базисы и, соответственно, различные технологии (биполярные и на основе МОП-транзисторов), то, начиная с 1970-х годов, первенство прочно захватил КМОП-базис на основе комплементарных (р- и n-канальных) МОП-транзисторов. Поэтому под законом Мура предполагают именно масштабирование КМОП-технологий, и, прежде всего, ее элемента – МОП-транзистора.
Исследование масштабирования полевых МОП-транзисторов Деннардом [6, 7] показало, что если не меняется напряженность поля, то напряжение и время задержки уменьшаются в S раз. Следовательно, быстродействие растет, а энергопотребление падает. Таким образом, масштабирование влияет на развитие микроэлектроники через изменение степени интеграции и цены функции ИС, а также повышение рабочих характеристик ИС. Исторически масштабирование ИС прошло несколько этапов, которые были отражены в их определениях в изданиях ITRS. В несколько адаптированном виде они приведены ниже.
Геометрическое масштабирование
Геометрическое масштабирование (Geometrical Scaling) направлено на постоянное сокращение горизонтальных и вертикальных физических размеров областей функций логики и памяти для повышения плотности элементов и функциональных характеристик (скорость, мощность и надежность), необходимых для приложений у конечного заказчика.
Масштабирование параметров производится после выбора одного из них постоянным. В качестве постоянного фактора при масштабировании обычно принимались постоянная напряженность поля или постоянное напряжение [8] (табл.1). В последнем случае были рассмотрены три варианта учета частоты, а также возможность учета многоядерной структуры.
Казалось, что масштабирование полностью решает проблемы миниатюризации при последовательном переходе к все более малым размерам структурных элементов МОП-транзистора. И действительно, вплоть до проектных норм 90 нм (2004 г.), происходила масштабная геометрическая миниатюризация при постоянном электрическом поле – все размеры транзистора и напряжения в нем изменялись с таким же коэффициентом, как и минимальный литографический размер. Этот период называют "золотой эрой миниатюризации", когда уменьшение размеров транзистора было относительно простой задачей, с малыми изменениями в его структуре при переходе от одного технологического уровня к другому. Однако ниже 90 нм дальнейшее простое геометрическое масштабирование приводило к ухудшению транзисторных характеристик.
Эквивалентное масштабирование
С уменьшением толщины затворного оксида ниже 1,6 нм резко возрастает ток прямого квантово-механического туннелирования, и затворный диэлектрик из традиционного диоксида кремния теряет свои изолирующие свойства. Выход был найден в использовании диэлектриков с высокой диэлектрической постоянной (high-k –диэлектриков).
С точки зрения управляемости транзистора, то есть возможности контролировать ток в канале затворным напряжением, необходимо чтобы при масштабной миниатюризации удельная емкость затворного диэлектрика Сox увеличивалась. При геометрическом масштабировании это увеличение обеспечивалось уменьшением толщины затворного диэлектрика. Однако можно не уменьшать толщину, а увеличить диэлектрическую проницаемость затворного диэлектрика, используя другой материал, что обеспечит необходимое значение Сox. Таким образом исключается увеличение вертикального электрического поля и предотвращается затворная утечка. Используемый диэлектрик характеризуется значением "эквивалентной толщины оксида кремния" (ЭОТ-EOT). Этот подход начали реализовывать еще с проектных норм 180 нм. В качестве альтернативного диэлектрика до проектных норм 65 нм использовался оксинитрид кремния с увеличивающейся долей нитрида по мере масштабирования (и, соответственно, увеличением диэлектрической проницаемости до 8–9). Начиная с проектных норм 45 нм в качестве затворных диэлектриков стали применять такие материалы, как HfO2 и ZrO2. Замена SiO2 на другие диэлектрики была первым примером "эквивалентного масштабирования".
Используемый в "золотую эру" масштабирования в качестве затвора легированный поликремний – вырожденный полупроводник с максимальной концентрацией порядка 1020 см-3, поэтому на границе с затворным диэлектриком при рабочих напряжениях в нем образуется слой обеднения носителями и соответствующая ему емкость обеднения. Так как эта емкость не масштабируется, необходим переход на новые материалы затвора – металлические. При этом новый материал должен обладать определенной работой выхода, необходимой для задания порогового напряжения транзистора. Такой переход был осуществлен на рубеже проектных норм 45 нм (2007 г.) одновременно с заменой оксинитрида кремния на новые диэлектрики.
Созданный таким образом "эквивалентный" затворный узел в англоязычной литературе получил обозначение HKMG (High-K/Metal Gate –металлический затвор на диэлектрике с высокой диэлектрической постоянной K). Например, в исследовании IMEC были использованы затворы из TiN (для n-канального транзистора) и ТаN (для р-канального), а в качестве затворного диэлектрика – HfO2, что обеспечивало ЭОТ менее 1 нм.
"Эквивалентный" затворный узел позволил при миниатюризации сохранять вертикальное поле в транзисторе постоянным, несмотря на замедление планомерного уменьшения напряжения питания. Поэтому, начиная с проектных норм 90 нм, дальнейшее масштабирование транзистора осуществляется при постоянной вертикальной и увеличивающейся горизонтальной составляющих электрического поля. Такой сценарий масштабирования резко обозначил паразитные "эффекты короткого канала", суть которых сводится к увеличению влияния напряжений на электродах стока и истока транзистора на протекание тока в канале, что приводит к деградации рабочих характеристик транзистора. Для подавления этих паразитных эффектов были разработаны специальные методы "канальной инженерии" – создание определенного профиля легирования в области канала и стоков/истоков путем высокоэнергичной ионной имплантации под разными углами примесных атомов.
Другой эффект, который сильно ограничивал рабочие характеристики транзистора – сопротивление стоков/истоков, которое также не поддается геометрическому масштабированию. Проблема была решена "эквивалентным масштабированием" – последовательным переходом на новые материалы в шунтировании этого сопротивления, начиная от TiSi2 (проектные нормы 350–250 нм) к CoSi2 (90 нм) и далее к NiSi (65–45 нм), а также на использование "приподнятых" эпитаксиальных стоков/истоков и SiGe как промежуточного слоя между силицидом и кремнием.
При достижении проектных норм 28–22 нм традиционная структура МОП-транзистора себя исчерпала. Сильно возросший туннельный ток сток/исток-подложка приводит к существенному ухудшению рабочих характеристик. Был осуществлен переход на так называемые "полностью обедненные" структуры – КНИ (FD SOI) транзисторы и FinFET-транзисторы (fin – плавник). Здесь "эквивалентное" масштабирование заключается в использовании новых структур с наноразмерной толщиной слоя рабочего кремния (области под затвором). Полностью обедненные транзисторы были названы "многозатворными" (MugFET). Условно FD SOI можно считать однозатворным транзистором, тогда как FinFET – двухзатворный. Предполагается, что по мере дальнейшего масштабирования "эффективная многозатворность" транзисторных структур и "эквивалентная" составляющая в масштабировании элементов будут расти.
Таким образом, эквивалентное масштабирование (Equivalent Scaling) – улучшение рабочих характеристик 2D и 3D-структур не за счет изменения характерных геометрических параметров, а путем использования новых материалов, новых процессов и новых интегральных структур. Эквивалентное масштабирование может использоваться как без геометрического масштабирования, так и совместно с ним, дополняя друг друга. На рис.5 приведено соотношение вкладов геометрического и эквивалентного масштабирования в повышение рабочих характеристик ИС в период 1999–2011 годов.
Функциональное масштабирование
Система, реализованная для выполнения специфических функций с помощью определенной технологии, называется функционально масштабированной (Functional Scaling) если может быть реализована с использованием альтернативной технологии так, что ее функции будут идентичны функциям оригинальной системы, и по крайней мере одна из ее рабочих характеристик улучшается, а остальные не ухудшаются. На практике функциональное масштабирование предполагает такое проектирование ИС, при котором ее последующее изготовление возможно по различным проектным нормам.
Эквивалентное масштабирование на основе проектирования
Масштабирование элементов ИС выдвигает новые проблемы, непосредственно касающиеся проектирования ИС как системы. Поэтому необходима разработка новых методов проектирования, которые позволяют при масштабировании достичь рабочих характеристик ИС, включая потребляемую мощность и стоимость в соответствии с законом Мура. Такой подход получил название "эквивалентное масштабирование на основе проектирования" (Design-based Equivalent Scaling). Оно включает геометрическое и эквивалентное масштабирование элементов ИС и позволяет достичь улучшения рабочих характеристик, плотности упаковки и других показателей негеометрическими методами. Взаимосвязь типов масштабирования приведена на рис.6.
Различные методы эквивалентного масштабирования (как интегральных элементов, так и на основе проектирования) могут быть применены для различных типов ИС. Это привело к тому, что улучшения рабочих характеристик в соответствии с законом Мура стали характерными для определенного типа ИС. Поэтому по мере масштабирования происходит дальнейшая дифференциация и специализация ИС на уровне проектирования, технологических процессов, а также проектных норм.
Таким образом, в общем смысле масштабирование следует понимать как методы повышения рабочих и функциональных характеристик прибора, начиная от транзистора и заканчивая всей системой.
Среди рассмотренных методов масштабирования важное значения имеет уменьшение размеров, то есть геометрическое масштабирование. В этом случае фактор масштабирования S дает величину относительных изменений геометрических размеров.
Абсолютные значения могут быть получены, если определена мера минимального характеристического размера – f. Определение характеристического размера приводится в изданиях ITRS для горизонтальных или вертикальных сечений элементов транзистора [11]. Наиболее часто используется величина, равная половине зазора между линиями проводников (half-pitch – h-p) первого слоя металлизации для ИС ДОЗУ или половина шага полукремниевых шин для флэш-ЗУ.
В принципе подобные определения могут быть использованы и для логических ИС, в том числе для микропроцессоров (МП). Но чаще в качестве f для МП используют длину затвора: физическую (GLph – physical gate length) или литографическую (GL – Printed gate length). Такое различие в определении f вызвано различием в критических параметрах ЗУ и МП. Для ИС ЗУ критична степень интеграции, которая может быть охарактеризована через величину (h-p). Для МП критично быстродействие, которое определяется через GLph.
Изменение (h-p) происходит на 0,71 за один временной цикл или на 0,5 за два временных цикла. В 2013 году (h-p) менялся по трехгодичному циклу – за 6 лет на 0,5. Ожидается, что с 2017 года вновь начнется двухгодичный цикл.
Если при геометрическом масштабировании минимальный характеристический размер f полностью определял уровень технологии, то по мере возрастания роли эквивалентных типов масштабирования он теряет это свое значение. Поэтому была введена характеристическая мера масштабирования, называемая "узлом" (Node Naming – N), которая отражает условный размер минимального элемента, как он бы изменялся при полностью геометрическом масштабировании. Характеристики f для разных типов ИС через значения h-p и N приведены в табл.2.
Разные типы масштабирования стали использоваться на разных этапах развития полупроводниковой промышленности, поэтому можно составить сравнительную таблицу (табл.3).
Потребляемая мощность МОП-транзистора P, которая выделяется в виде тепла, при переключении с частотой f складывается из динамической Pdyn и статической Pstat мощностей:
P = Pdyn + Pstat, (1)
Pdyn = CV2dd f, (2)
Pstat = Vd Ioff, (3)
где С – емкость нагрузки, Ioff – ток в выключенном состоянии (ток утечки), Vdd – напряжение питания ИС.
Динамическую потребляемую мощность можно снизить, уменьшив частоту f системы. Статическую мощность неработающих блоков можно свести к нулю, отключив от них напряжение питания. Эти два приема, которые стали широко использоваться при разработке ИС проектных норм ниже 180 нм, – первые примеры эквивалентного масштабирования на основе проектирования.
Потребление мощности является ограничительным фактором, в первую очередь, в системах, работающих от аккумуляторов (ноутбуки, планшеты, сотовые телефоны и т.д.). ИС для них выделились в отдельный класс низко-потребляющих (low-power – LP). Схемы, для которых первостепенным фактором является производительность, а максимальная потребляемая мощность определяется теплоотводом, выделились в класс высокопроизводительных (high performance – НР).
Примером эквивалентного масштабирования на основе проектирования является использование многопроцессорных систем. Распараллеливание вычислительного процесса с сохранением частоты привело к увеличению производительности системы без значительного увеличения потребляемой мощности.
Анализ данных о росте количества транзисторов на кристалле за последние годы показывает, что наметилось его замедление (рис.4). Хотя прогресс в области литографии обеспечивал по крайней мере до 2013 года возможности геометрического масштабирования в соответствии с законом Мура, реальный рост плотности транзисторов, начиная с 2007 года, уменьшился до кратности 1,6 с каждым новым технологическим "узлом". Такое отставание объясняют как экономическими причинами, так и техническими ограничениями, накладываемыми надежностью, условиями эксплуатации и архитектурой проекта, а также увеличивающейся вариабельностью технологических процессов. Этот разрыв между обусловленной литографическим шагом "возможной" и "реализуемой" плотностью элементов поставил вопрос о действенности закона Мура в его классической формулировке.
Переход на новые технологии ведет к существенному усложнению проектирования ИС. Это связано с существенными ограничениями, накладываемыми на взаиморасположение слоев, а также с мульти-масочными литографиями, приводящими к большой вариабельности паразитных элементов. Вследствие этого увеличиваются риски окупаемости проектов.
Ситуацию спасают методы эквивалентного масштабирования на основе проектирования (DES). Согласно оптимистическому прогнозу, для серверных процессоров и процессоров для настольных систем, DES может возместить один узел масштабирования в период до 2020 года. Предполагается, что потенциально DES может снизить площадь логических схем до 63% от существующего уровня в течение последующих шести лет и компенсирует 1,6-кратный рост транзисторной плотности, то есть "спасает" закон Мура на ближайший период времени.
Перспективы
В настоящее время размерное и функциональное масштабирование КМОП-технологии является основой развития и реализации в различных приложениях технологий процессинга информации – приема, преобразования, хранения, обработки и передачи данных. Многие из этих приложений стали реализуемыми благодаря возросшей производительности и сложности систем, что обеспечивалось и обеспечивается масштабированием ИС. Поскольку геометрическое и эквивалентное масштабирование КМОП приближается к фундаментальным пределам, необходим поиск как альтернативных приборов, так и альтернативных микроархитектур для процессинга информации, которые бы расширяли функциональность системы. Это позволило бы поддержать масштабирование при снижении стоимости и увеличении функциональности систем процессинга информации. Здесь возможны два подхода:
1. расширение функциональности КМОП-платформы за счет интеграции КМОП-технологии с новыми технологиями разных типов;
2. разработка абсолютно новой парадигмы процессинга информации.
Разделение микроэлектроники на отдельные домены было предложено ITRS в 2005 году, и стало общепринятым (рис.7 и 8). Соотношения между обозначенными выше подходами схематично представлено на рис.9.
Развитие КМОП-платформы за счет различных типов масштабирования получило название "Больше Мура". Расширение функциональности интегральной системы получило название "Больше чем Мур". Новые приборы для процессинга информации, так же как и новые архитектурные подходы, стали называть "Вне КМОП"-технологии. Гетерогенная интеграция подходов "вне КМОП", как и подхода "Больше чем Мур" с развивающейся платформой "Больше Мура" образуют "расширение КМОП". При этом предполагается, что со временем роль технологической парадигмы "снизу-вверх" в изготовлении интегральных систем будет возрастать. Такая общая концепция гетерогенной интеграции предоставляет возможность дальнейшего масштабирования систем процессинга информации и обеспечивает переход от КМОП-платформы к новым областям наноэлектроники.
В общем случае система процессинга информации включает несколько иерархических и взаимодействующих уровней. Так, например, при проектировании ИС эти уровни прослеживаются сверху-вниз – из определения назначения системы и ее функции строится архитектура, и далее последовательно: микроархитектура, отдельные блоки (схемы), элементы (транзисторы и разводка), подбирается необходимый технологический процесс (подразумевает использование определенных материалов), по которому формируются отдельные элементы и система в целом. Каждому уровню иерархии соответствует своя технология. Но можно построить такую иерархию и снизу-вверх, определив сначала низший физический уровень – переменную информационного состояния, и закончив архитектурой системы (рис.10).
В таком представлении в системе процессинга информации выделяют уровень прибора, а фундаментальная единица информации представлена переменной состояния, например, как это делается сейчас – зарядом (напряжением) в узле схемы КМОП, или, как это было в прошлом, расположением косточки на счетах. Прибор в этом случае служит для представления физического значения и обеспечивает управление переходами информационной переменной между двумя или несколькими разрешенными состояниями. Он представляет собой физическую структуру, сформированную различными материалами со специальными свойствами посредством последовательности технологических операций. Таким образом, можно выделить важнейший иерархический уровень – уровень материаловедения и технологии. Уровень представления данных в такой иерархии характеризует то, как переменная состояния кодируется группой приборов для процессинга данных. Два наиболее известных примера представления данных – цифровой и аналоговый сигналы. Более высокий уровень архитектуры можно разбить на несколько подклассов. Подкласс нано-архитектуры или функциональных примитивов служит для построения другого подкласса – вычислительной модели или модели процессинга информации, например, устройства логических или арифметических преобразований, памяти, цепи клеточных автоматов и т.д.
На рис.10 желтыми прямоугольниками в красной рамке выделены элементы, соответствующие технологической платформе КМОП. Для нее характерно бинарное представление данных, основанное на переменной состояния – электрическом заряде, что служит основой для построения вычислительной архитектуры фон Неймана. Элементы, заключенные на рисунке в белые прямоугольники, сгруппированы в пять категорий и представляют некоторые наиболее перспективные инновационные технологии, которые могут стать основой новой масштабируемой парадигмы систем процессинга информации.
1. Or-Bach Zvi. Are we using Moore’s name in vain? //
http://electroiq.com/blog/2013/11/are-we-using-moores-name-in-vain/.
2. Applewhite A. Take away the semiconductor // IEEE Spectrum, November 2004? INT.
3. Takahashi D. Intel’s Gordon Moore speculates on the future of tech and the end of Moore’s Law //
http://venturebeat.com/2015/05/11/intels-gordon-moore-speculates-on-the-future-and-the-end-of-moores-law/.
4. Балякин А.А., Доминич А.С. Конструирование будущего: нелинейная динамика в экономических моделях // Интеграл. № 1. 2011. С. 33–35.
5. Elert E. Tech Trajectories: Four More Moore’s Laws. Semiconductor technologies aren’t the only ones that have gotten exponentially better //
http://spectrum.ieee.org/at-work/innovation/tech-trajectories-four-more-moores-laws;
6. Закон масштабирования Деннарда // Открытые системы, №2, 2012;
7. Dennard R.H. Design Of Ion-implanted MOSFET’s with Very Small Physical Dimensions // IEEE J. of SSC, VSC-9. 1974. № 5. P. 256.
8. Theis T.N., Solomon P.M. In Quest of the "Next Switch": Prospects for Greatly Reduced Power Dissipation in a Successor to the Silicon Field-Effect Transistor // Proceeding of the IEEE. 2010. V. 98. № 12. P. 2005–2014.
9. Garrou P. IFTLE 191 ITRS Echoes Dylan "The Times They are a-Changin" // http://electroiq.com/insights-from-leading-edge/2014/05/iftle-191-itrs-echoes-dylan-the-times-they-are-a-changin/.
10. ITRS 2013 Edition // http://www.itrs.net.
11. ITRS // http://www.itrs.net.
12. ITRS 2005 Edition // http://www.itrs.net.
13. Jonescu A.M. Nanoelectronics roadmap: evaling Moor’s law // NANOLAB.
Отзывы читателей
