eng
Выпуск #9/2018
Волков Святослав Игоревич, Бобков Сергей Геннадьевич, Краснюк Андрей Анатольевич
Конструктивно-технологические особенности элементов тестовых структур для высокотемпературной микроэлектроники
Конструктивно-технологические особенности элементов тестовых структур для высокотемпературной микроэлектроники
Просмотры: 3274
КНИ КМОП технологии имеют безусловное преимущество перед перед объемными МДП и технологиями на основе широкозонных полупроводников, элементов памяти типа MRAM и FRAM прежде всего при разработке сверхбольших интегральных схем памяти, микропроцессоров и систем на кристалле и в корпусе для максимальных рабочих температур 250–300 °C. В работе были исследованы ВАХ транзисторов, переключательные и временные характеристики триггерных элементов памяти и кольцевых генераторов. Также проведена серия экспериментов по изучению влияния на температурные свойства МДП структур фактора конструкции транзисторов. Показано, что изменение температуры на 250 °C вызывает не только увеличение токов утечки на 3–4 порядка, но и формирование областей ударной ионизации, определяющих кинк-эффект на выходной ВАХ. Экспериментально определено уменьшение пороговых напряжений и крутизны для транзисторов а- и о-типа. Экспериментальные исследования кольцевых генераторов показали, что при изменении температуры от 25 °C до 200 °C частота генерации снижается в полтора раза, статический ток потребления возрастает на три порядка величины (до 0,5 мкА), а динамический ток потребления возрастает на 40 %. Исследование тестовых структур триггерных элементов памяти на примере в зависимости от температуры показало безусловное смещение влево с уменьшением критических точек для семейств переключательных характеристик при увеличении температуры. В целом помехоустойчивость ячеек памяти в исследуемом диапазоне температур меняется незначительно — до 10 %, что позволяет сделать вывод о возможности построения встроенных статических ЗУ в высокотемпературных микропроцессорах без принципиальных изменений в схемотехнике и конструкции функциональных элементов памяти. В целом, делается вывод о принципиальной возможности создания сложно-функциональных и микропроцессорных систем на основе разработанных элементов схем для рабочих температур вплоть до 300 °C.
УДК 621.382+621.396.6
DOI: 10.22184/1993-8578.2018.82.220.228
УДК 621.382+621.396.6
DOI: 10.22184/1993-8578.2018.82.220.228
Теги: high-temperature microelectronics ip cores layout vlsi microprocessors soi cmos высокотемпературная электроника микропроцессоры топология сбис
ВВЕДЕНИЕ
Высокотемпературная микроэлектроника в настоящее время является одним из наиболее быстроразвивающихся направлений электроники, что обусловлено потребностями промышленной электроники, геологоразведки, автомобиле- и авиастроения, ракетно-космической техники, а также задачами физического эксперимента. Под формулировкой «высокотемпературная электроника» понимается электроника, функционирующая при температурах свыше 150 °C. Создание высокотемпературных микросхем требует решения следующих основных задач. Первая из них состоит в выборе технологического базиса, обеспечивающего приемлемые для работы микросхемы токи утечки, связанные с генерационно-рекомбинационными процессами в p-n-переходах. Вторая заключается в нахождении таких конструктивно-технологических решений, которые обеспечат достаточный уровень надежности изготавливаемых изделий, поскольку характерные деградационные процессы, приводящие к отказам, с ростом температуры существенно активируются. Третья задача состоит в нахождении таких архитектурных и схемных решений, которые позволят минимизировать влияние существенных изменений динамических параметров базовых элементов на работу микросхемы. И, наконец, четвертая задача заключается в определении и формировании методологии проектирования высокотемпературных стойких СБИС, обеспечивающих возможность применения в ЭКБ индустриальных и космических систем, что требует формирования специализированных маршрутов проектирования, существенно отличающихся как от распространенных маршрутов проектирования цифровых СБИС, так и заказных (ASIC) и систем на кристалле (SoC). Основное отличие связано с необходимостью учета дополнительных деструктивных факторов, таких как однократные сбои (SEE), дозовые эффекты (TID), температура, не только на этапе формирования рабочих библиотек и моделей, но и на этапах топологического проектирования, трассировки, верификации, экстракции RC и даже тестирования. Формирование и исследование соответствующих тестовых элементов и создает необходимые предпосылки для создания базовой высокотемпературной технологии [1].
ВЫБОР ТЕХНОЛОГИЧЕСКОГО БАЗИСА
В результате сравнительного анализа физических особенностей поведения транзисторных структур при экстремальновысоких температурах были определены основные физические эффекты, критичные для высокотемпературных технологий:
изменение основных характеристик элементов СБИС, вызванных изменениями параметров, например: плотность и концентрация носителей растут при экстремальных значениях температуры; токи утечки p-n-переходов удваиваются на каждые 10 °C; подвижность носителей уменьшается с ростом температуры; сопротивления и пороговые напряжения — как правило линейное увеличение с температурой; электродиффузия и миграция носителей [2];
проблемы трассировки и компоновки микросхем;
существенное снижение работоспособности и долговечности СБИС при экстремальных режимах работы. Экспериментальные исследования показали, что на практике для многих типов ИС не наблюдается корреляционной связи между интенсивностью отказов и температурой p-n-перехода, то есть нет экспоненциальной зависимости числа отказов от температуры. В правильно сконструированном изделии микроэлектроники температурные эффекты могут быть скомпенсированы таким образом, что в диапазонах умеренных температур этот фактор можно исключить.
Технологические решения
КНИ технологии обеспечивают порядка 100 раз меньшую область формирования токов утечки для стоковых областей транзисторов по сравнению с объемными МДП технологиями [3]. Технологии MRAM и FRAM также основаны на электронном КМОП обрамлении и соответственно ограничены высокотемпературными параметрами схем обрамления. С точки зрения радиационной стойкости элементы памяти на основе MRAM и FRAM имеют преимущество перед КМОП запоминающих устройств (ЗУ), но при наличии температурного фактора стойкость и долговечность соответствующих ЗУ существенно ниже показателей КНИ КМОП технологий [4].
Соответственно результатам анализа высокотемпературных и экстремальных возможностей имеющихся микроэлектронных технологий можно сделать следующие выводы:
КНИ КМОП технологии имеют безусловное преимущество перед объемными МДП и технологиями на основе широкозонных полупроводников, элементов памяти типа MRAM и FRAM при разработке сверхбольших интегральных схем памяти, микропроцессоров и систем на кристалле и в корпусе для максимальных рабочих температур 250–300 °C. Для температур свыше 300 °C приоритетной электронной компонентной базой являются структуры на основе широкозонных полупроводников и на новых физических принципах [5]. Таким образом, принципиальный выбор КНИ технологии в качестве технологического базиса для создания высокотемпературных микросхем для максимальных рабочих температур 250–300 °C является определяющим для большинства практических приложений [6]. Одной из наиболее важных задач для данного направления исследований является определение ключевых и критериальных оценок для формирования и экстракции основных SPICE параметров элементов СБИС, в частности сток-затворные характеристики транзисторов для температур от −60 °C до 300 °C; температурные зависимости для переключательных характеристик триггерной ячейки памяти; зависимости времени установления логических нуля и единицы от температуры и др. Отечественный КНИ КМОП процесс фабрики ФГУ ФНЦ НИИСИ РАН позволяет вести проектирование кристаллов с напряжением питания 3,3 В или 5,0 В с проектными нормами 0,5 мкм на основе частично обедненных КНИ КМОП (PDSOI) транзисторов с STI-изоляцией. Скрытый окисел имеет толщину 143 нм и изготовлен по SIMOX-подобной технологии [7]. К преимуществам данной технологии относятся:
повышенная стойкость ИС к воздействию тяжелых заряженных частиц (ТЗЧ) по сравнению с объемной КМОП технологией (при наличии контакта к «телу»);
возможность произвольной коммутации «тела» как p-, так и n-канальных КНИ транзисторов: соединение с истоком или с питанием (с землей). В рамках выбранного технологического направления существует возможность полной электрической изоляции каждого элемента схемы, что радикально уменьшает токи утечки по сравнению с технологиями на объемном кремнии.
Состав тестовых структур
Для проведения высокотемпературных исследований были использованы:
N-канальные транзисторы (такие же, как в ячейках памяти) без схем защиты, с параллельным включением n-канальных транзисторов а-типа — тело канала и исток соединены перемычкой. Структура имеет 3 вывода — сток, исток и затвор.
N-канальные (такие же, как в ячейках памяти) со схемами защиты (защита — p-канальный транзистор в диодном включении, затвор соединен с истоком), параллельное включение n-канальных транзисторов а-типа.
Р-канальные (такие же, как в ячейках памяти) без схем защиты, включены параллельно до 20 p-канальных транзистора а-типа.
Р-канальные (такие же, как в ячейках памяти) со схемами защиты, 3 вывода (защита — p-канальный транзистор в диодном включении, затвор соединен с истоком). Пример конструкции транзисторов показан на рис. 1. На рис. 2 приведен пример топологии транзисторов со схемами защиты.
Соответствующая конструкция ячейки памяти для тестовых структур приведена на рис. 3.
На рис. 4 приведена схема тестового кольцевого генератора, состоящего из 301 инвертора на транзисторах а-типа [8, 9]. Это обусловлено тем, что в транзисторах а-типа тело жестко соединено со стоком. При этом полностью подавляются присущие транзисторам с «плавающим» телом эффекты, хотя и возникает проблема несимметричности стока и истока. Несимметричность приводит к неопределенности эффективной ширины транзистора. Однако сравнение экспериментальных ВАХ транзисторов а-типа и транзисторов с «плавающим» телом показывает, что при одинаковой ширине стока эффективная ширина канала у транзисторов а-типа меньше. В связи с этим необходим корректный расчет ширины транзисторов а-типа и интеграция этого расчета в маршрут проектирования. Особенностью КНИ-тестовых структур является расположение элементов на так называемых «островках» кремния, разделенных изоляцией. При этом возникают паразитные боковые транзисторы и нижний транзистор, оценку влияния которых необходимо учитывать при моделировании [10].
Боковой паразитный транзистор имеет переменную толщину «подзатворного» окисла, роль которого играют области изоляции. Влияние бокового транзистора выявляется с помощью структур, состоящих из параллельно соединенных транзисторов той же суммарной ширины, что и один аналогичный транзистор. Для оценки влияния потенциала кармана (body) на ВАХ транзисторов используются структуры Н-типа. Появление нижнего транзистора возможно благодаря наличию скрытого окисла (box), роль затвора здесь исполняет подложка (substrate). Влияние этой структуры оценивается с помощью кольцевого транзистора (у которого нет боковых паразитных транзисторов), подачей на затвор нулевого потенциала [11]. Ниже приведены некоторые результаты экспериментальных и теоретических исследований поведения элементов и структур, формируемых в технологическом процессе КМОП КНИ 0,5 мкм.
РЕЗУЛЬТАТЫ ЭКСПЕРИМЕНТАЛЬНЫХ ИССЛЕДОВАНИЙ ТЕСТОВЫХ ОБРАЗЦОВ
Учитывая технические ограничения, экспериментальные исследования проводились в температурном диапазоне 25–200 °C, а теоретические оценки (на основе технологического моделирования) в диапазоне 25–275 °C. На рис. 5 приведены экспериментальные зависимости тока утечки — а) и рабочего тока — б) для КМОП КНИ транзисторов L = 0,5 мкм, W = 3 мкм от температуры.
Изменение температуры на 250 °C вызывает не только изменение токов утечки на 3–4 порядка, но и формирование областей ударной ионизации, формирующих кинк-эффект на выходной ВАХ — рис. 5б. На рис. 6 и рис. 7 показаны результаты измерений 5 тестовых структур для температур 25 °C и 200 °C. На рис. 6а показано уменьшение порогового напряжения для N-канального транзистора А-типа. На рис. 6б — соответствующее уменьшение крутизны этого типа транзисторов. Исследования кольцевого транзистора (О-типа), который не имеет боковых паразитных транзисторов, приведенные на рис. 7, показывают практически полное отсутствие вклада боковых паразитных транзисторов в ухудшение основных характеристик КНИ транзисторов для экстремальных температур. На рис. 7а показано уменьшение порогового напряжения для N-канального транзистора О-типа. На рис. 7б — соответствующее уменьшение крутизны этого типа транзисторов.
На рис. 8–10 приведены результаты измерений 4 образцов кольцевых генераторов (КГ), состоящих из 301 инвертера на транзисторах а-типа. Как видно, при изменении температуры от 25 °C до 200 °C частота генерации снижается в полтора раза, статический ток потребления возрастает на три порядка величины (до 0,5 мкА), а динамический ток потребления возрастает на 40 %.
Характер изменения тока потребления от температуры приведен на рис. 9.
На рис. 11 показан сдвиг переключательной характеристики 6-транзисторного триггера (рис. 3) в зависимости от температуры. При напряжении питания 5 В соответствующие изменения в помехоустойчивости триггерных элементов памяти не превысят 10 %, что позволяет сделать вывод о возможности построения встроенных статических ЗУ в высокотемпературных микропроцессорах без принципиальных изменений в схемотехнике и конструкции функциональных элементов памяти [12].
ЗАКЛЮЧЕНИЕ
Полученные результаты позволяют сделать следующие выводы:
КНИ КМОП технологии имеют безусловное преимущество перед объемными МДП и технологиями на основе широкозонных полупроводников, элементов памяти типа MRAM и FRAM при разработке сверхбольших интегральных схем памяти, микропроцессоров и систем на кристалле и в корпусе для максимальных рабочих температур 250–300 °C. Тем не менее, для КНИ КМОП транзисторных структур максимальная рабочая температура 250 °C с возможностью краткосрочного перегрева 300 °C является критическим параметром. Полученные результаты подтверждают характер изменения зависимостей от температуры для КНИ КМОП структур.
Были исследованы ВАХ транзисторов, переключательные и временные характеристики триггерных элементов памяти и кольцевых генераторов. Также проведена серия экспериментов по изучению влияния на температурные свойства МДП структур фактора конструкции транзисторов. Необходимость данных экспериментов обуславливалась необходимостью применения в микропроцессорных СБИС структур с «плавающим» телом, А-, T- и H-типа, кольцевых О-типа КНИ транзисторов. Показано, что изменение температуры на 250 °C вызывает не только увеличение токов утечки на 3–4 порядка, но и формирование областей ударной ионизации, определяющих кинк-эффект на выходной ВАХ. Экспериментально определено уменьшение пороговых напряжений и крутизны для транзисторов а- и о-типа. На примере исследований кольцевого транзистора (О-типа), который не имеет боковых паразитных транзисторов, показано практически полное отсутствие вклада боковых паразитных транзисторов в ухудшение основных характеристик КНИ транзисторов для экстремальных температур. Экспериментальные исследования кольцевых генераторов показали, что при изменении температуры от 25 °C до 200 °C частота генерации снижается в полтора раза, статический ток потребления возрастает на три порядка величины (до 0,5 мкА), а динамический ток потребления возрастает на 40 %. Исследование тестовых структур триггерных элементов памяти на примере зависимости от температуры показало безусловное смещение влево с уменьшением критических точек для семейств переключательных характеристик при увеличении температуры. В целом, помехоустойчивость ячеек памяти в исследуемом диапазоне температур меняется незначительно — до 10 %, что позволяет сделать вывод о возможности построения встроенных статических ЗУ в высокотемпературных микропроцессорах без принципиальных изменений в схемотехнике и конструкции функциональных элементов памяти. В целом, можно сделать вывод о принципиальной возможности создания сложно-функциональных и микропроцессорных систем на основе разработанных элементов схем. Общие рекомендации при разработке систем, работающих в условиях высокой внешней температуры, по многим параметрам соответствуют известным рекомендациям по разработке Low Power (LP) и Ultra Low Power (ULP) систем, что позволяет использовать аналогичные отработанные маршруты проектирования [13].
ЛИТЕРАТУРА
1.
Johnson R. W., Evans J. L., P. Jacobsen, J. R. (Rick) Thompson, and Mark Christopher. “The Changing Automotive Environment: High-Temperature Electronics”, IEEE TRANSACTIONS ON ELECTRONICSPACKAGING MANUFACTURING, VOL. 27, NO. 3, JULY 2004.
2. Nowosielski R., Hartig J., Payá-Vayá G., Blume H. “Exploring Different Approximate Adder Architecture Implementations in a 250 °C SOI Technology”. 1st Workshop On Approximate Computing (WAPCO2015), in Conjunction with HiPEAC 2015, Amsterdam, Netherlands, 2015.
3. Thomas Romanko, Applications Engineer, Honeywell Aerospace. Extreme Design: Developing Integrated Circuits for –55 °C to +250 °C. 10 November 2008.
4. Lowther R., Gifford D., Morrus W., Jensen J., Peterson S., Atkinson K. “Enabling Bulk Silicon CMOS Technology for Integration, Reliability, and Extended Lifetime at High Temperature”, InternationalConference at Exhibition on High Temperature Electronics Network (HiTEN), July 6–8, 2015, Cambridge, UK.
5. Ohme B. W., Johnson B. J., and Mark R. Larson, “SOI CMOS for Extreme Temperature Applications”, Honeywell Aerospace, Defense & Space Honeywell International Plymouth, Minnesota, SA, 55441.
6. Ohme B. W., Larson M. R., Riekels J., Schlesinger S., Vignarajah K., and Ericson M. N. “Progress Update on Honeywell’s DeepTrek High Temperature Electronics Project”, IMAPS Int’l. Conference on HighTemperature Electronics (HiTEC), May 2006.
7. Bobkov S. G., Galper A. M., Bonvicini V., Topchiev N. P., (…), Zirakashvili V. N., Zverev V. G. The Unification of Space Qualified Integrated Circuits by Example of International Space Project GAMMA-400 //Physics Procedia, 2015, № 74, pp. 224–231.
8. Huque M. A. et al. “An SOI-based High-Voltage, High-Temperature Gate-Driver for SiC FET”. IEEE Xplore (2007).
9. Stenin V. Ya., Stepanov P. V. Basic Memory Elements Using DICE Cells for Fault-Tolerant 28nm CMOS RAM // Russian Microelectronics. 2015. Vol. 44. № 6, pp. 368–379.
10. Dreiner S., Kappert H., Dittrich D., Grella K., Kelberer A., Klusmann M., Kordas N., Kosfeld A., Schmidt A., Paschen U., Kokozinski R. “HIGH TEMPERATURE 0.35 MICRON SOI CMOS PROCESS (250 °C ANDBEYOND)”, Fraunhofer Institute for Microelectronic Circuits and Systems IMS, Germany [Online]. Available: http://www.ims.fraunhofer.de.
11. Fraunhofer Institute. (2014, Nov.) High Temperature SOI Technology H10. [Online]. Available: http://www.ims.fraunhofer.de.
12. Krasnyuk A. A., Orlov O. M., Imametdinov E. F., and Mar’ina E. V. Analysis of Characteristics for Periodically Doped Channel Field-Effect Transistors Under Extreme Thermal Conditions // RussianMicroelectronics. 2015. Vol. 44. № 4, pp. 231–235.
13. Marshall, Andrew and Sreedhar Natarajan. “High-Voltage and Power Applications”. SOI Design: Analog, Memory and Digital Techniques. Kluwer Academic Publishers, 2002. 1, 51–57, 312.
Высокотемпературная микроэлектроника в настоящее время является одним из наиболее быстроразвивающихся направлений электроники, что обусловлено потребностями промышленной электроники, геологоразведки, автомобиле- и авиастроения, ракетно-космической техники, а также задачами физического эксперимента. Под формулировкой «высокотемпературная электроника» понимается электроника, функционирующая при температурах свыше 150 °C. Создание высокотемпературных микросхем требует решения следующих основных задач. Первая из них состоит в выборе технологического базиса, обеспечивающего приемлемые для работы микросхемы токи утечки, связанные с генерационно-рекомбинационными процессами в p-n-переходах. Вторая заключается в нахождении таких конструктивно-технологических решений, которые обеспечат достаточный уровень надежности изготавливаемых изделий, поскольку характерные деградационные процессы, приводящие к отказам, с ростом температуры существенно активируются. Третья задача состоит в нахождении таких архитектурных и схемных решений, которые позволят минимизировать влияние существенных изменений динамических параметров базовых элементов на работу микросхемы. И, наконец, четвертая задача заключается в определении и формировании методологии проектирования высокотемпературных стойких СБИС, обеспечивающих возможность применения в ЭКБ индустриальных и космических систем, что требует формирования специализированных маршрутов проектирования, существенно отличающихся как от распространенных маршрутов проектирования цифровых СБИС, так и заказных (ASIC) и систем на кристалле (SoC). Основное отличие связано с необходимостью учета дополнительных деструктивных факторов, таких как однократные сбои (SEE), дозовые эффекты (TID), температура, не только на этапе формирования рабочих библиотек и моделей, но и на этапах топологического проектирования, трассировки, верификации, экстракции RC и даже тестирования. Формирование и исследование соответствующих тестовых элементов и создает необходимые предпосылки для создания базовой высокотемпературной технологии [1].
ВЫБОР ТЕХНОЛОГИЧЕСКОГО БАЗИСА
В результате сравнительного анализа физических особенностей поведения транзисторных структур при экстремальновысоких температурах были определены основные физические эффекты, критичные для высокотемпературных технологий:
изменение основных характеристик элементов СБИС, вызванных изменениями параметров, например: плотность и концентрация носителей растут при экстремальных значениях температуры; токи утечки p-n-переходов удваиваются на каждые 10 °C; подвижность носителей уменьшается с ростом температуры; сопротивления и пороговые напряжения — как правило линейное увеличение с температурой; электродиффузия и миграция носителей [2];
проблемы трассировки и компоновки микросхем;
существенное снижение работоспособности и долговечности СБИС при экстремальных режимах работы. Экспериментальные исследования показали, что на практике для многих типов ИС не наблюдается корреляционной связи между интенсивностью отказов и температурой p-n-перехода, то есть нет экспоненциальной зависимости числа отказов от температуры. В правильно сконструированном изделии микроэлектроники температурные эффекты могут быть скомпенсированы таким образом, что в диапазонах умеренных температур этот фактор можно исключить.
Технологические решения
КНИ технологии обеспечивают порядка 100 раз меньшую область формирования токов утечки для стоковых областей транзисторов по сравнению с объемными МДП технологиями [3]. Технологии MRAM и FRAM также основаны на электронном КМОП обрамлении и соответственно ограничены высокотемпературными параметрами схем обрамления. С точки зрения радиационной стойкости элементы памяти на основе MRAM и FRAM имеют преимущество перед КМОП запоминающих устройств (ЗУ), но при наличии температурного фактора стойкость и долговечность соответствующих ЗУ существенно ниже показателей КНИ КМОП технологий [4].
Соответственно результатам анализа высокотемпературных и экстремальных возможностей имеющихся микроэлектронных технологий можно сделать следующие выводы:
КНИ КМОП технологии имеют безусловное преимущество перед объемными МДП и технологиями на основе широкозонных полупроводников, элементов памяти типа MRAM и FRAM при разработке сверхбольших интегральных схем памяти, микропроцессоров и систем на кристалле и в корпусе для максимальных рабочих температур 250–300 °C. Для температур свыше 300 °C приоритетной электронной компонентной базой являются структуры на основе широкозонных полупроводников и на новых физических принципах [5]. Таким образом, принципиальный выбор КНИ технологии в качестве технологического базиса для создания высокотемпературных микросхем для максимальных рабочих температур 250–300 °C является определяющим для большинства практических приложений [6]. Одной из наиболее важных задач для данного направления исследований является определение ключевых и критериальных оценок для формирования и экстракции основных SPICE параметров элементов СБИС, в частности сток-затворные характеристики транзисторов для температур от −60 °C до 300 °C; температурные зависимости для переключательных характеристик триггерной ячейки памяти; зависимости времени установления логических нуля и единицы от температуры и др. Отечественный КНИ КМОП процесс фабрики ФГУ ФНЦ НИИСИ РАН позволяет вести проектирование кристаллов с напряжением питания 3,3 В или 5,0 В с проектными нормами 0,5 мкм на основе частично обедненных КНИ КМОП (PDSOI) транзисторов с STI-изоляцией. Скрытый окисел имеет толщину 143 нм и изготовлен по SIMOX-подобной технологии [7]. К преимуществам данной технологии относятся:
повышенная стойкость ИС к воздействию тяжелых заряженных частиц (ТЗЧ) по сравнению с объемной КМОП технологией (при наличии контакта к «телу»);
возможность произвольной коммутации «тела» как p-, так и n-канальных КНИ транзисторов: соединение с истоком или с питанием (с землей). В рамках выбранного технологического направления существует возможность полной электрической изоляции каждого элемента схемы, что радикально уменьшает токи утечки по сравнению с технологиями на объемном кремнии.
Состав тестовых структур
Для проведения высокотемпературных исследований были использованы:
N-канальные транзисторы (такие же, как в ячейках памяти) без схем защиты, с параллельным включением n-канальных транзисторов а-типа — тело канала и исток соединены перемычкой. Структура имеет 3 вывода — сток, исток и затвор.
N-канальные (такие же, как в ячейках памяти) со схемами защиты (защита — p-канальный транзистор в диодном включении, затвор соединен с истоком), параллельное включение n-канальных транзисторов а-типа.
Р-канальные (такие же, как в ячейках памяти) без схем защиты, включены параллельно до 20 p-канальных транзистора а-типа.
Р-канальные (такие же, как в ячейках памяти) со схемами защиты, 3 вывода (защита — p-канальный транзистор в диодном включении, затвор соединен с истоком). Пример конструкции транзисторов показан на рис. 1. На рис. 2 приведен пример топологии транзисторов со схемами защиты.
Соответствующая конструкция ячейки памяти для тестовых структур приведена на рис. 3.
На рис. 4 приведена схема тестового кольцевого генератора, состоящего из 301 инвертора на транзисторах а-типа [8, 9]. Это обусловлено тем, что в транзисторах а-типа тело жестко соединено со стоком. При этом полностью подавляются присущие транзисторам с «плавающим» телом эффекты, хотя и возникает проблема несимметричности стока и истока. Несимметричность приводит к неопределенности эффективной ширины транзистора. Однако сравнение экспериментальных ВАХ транзисторов а-типа и транзисторов с «плавающим» телом показывает, что при одинаковой ширине стока эффективная ширина канала у транзисторов а-типа меньше. В связи с этим необходим корректный расчет ширины транзисторов а-типа и интеграция этого расчета в маршрут проектирования. Особенностью КНИ-тестовых структур является расположение элементов на так называемых «островках» кремния, разделенных изоляцией. При этом возникают паразитные боковые транзисторы и нижний транзистор, оценку влияния которых необходимо учитывать при моделировании [10].
Боковой паразитный транзистор имеет переменную толщину «подзатворного» окисла, роль которого играют области изоляции. Влияние бокового транзистора выявляется с помощью структур, состоящих из параллельно соединенных транзисторов той же суммарной ширины, что и один аналогичный транзистор. Для оценки влияния потенциала кармана (body) на ВАХ транзисторов используются структуры Н-типа. Появление нижнего транзистора возможно благодаря наличию скрытого окисла (box), роль затвора здесь исполняет подложка (substrate). Влияние этой структуры оценивается с помощью кольцевого транзистора (у которого нет боковых паразитных транзисторов), подачей на затвор нулевого потенциала [11]. Ниже приведены некоторые результаты экспериментальных и теоретических исследований поведения элементов и структур, формируемых в технологическом процессе КМОП КНИ 0,5 мкм.
РЕЗУЛЬТАТЫ ЭКСПЕРИМЕНТАЛЬНЫХ ИССЛЕДОВАНИЙ ТЕСТОВЫХ ОБРАЗЦОВ
Учитывая технические ограничения, экспериментальные исследования проводились в температурном диапазоне 25–200 °C, а теоретические оценки (на основе технологического моделирования) в диапазоне 25–275 °C. На рис. 5 приведены экспериментальные зависимости тока утечки — а) и рабочего тока — б) для КМОП КНИ транзисторов L = 0,5 мкм, W = 3 мкм от температуры.
Изменение температуры на 250 °C вызывает не только изменение токов утечки на 3–4 порядка, но и формирование областей ударной ионизации, формирующих кинк-эффект на выходной ВАХ — рис. 5б. На рис. 6 и рис. 7 показаны результаты измерений 5 тестовых структур для температур 25 °C и 200 °C. На рис. 6а показано уменьшение порогового напряжения для N-канального транзистора А-типа. На рис. 6б — соответствующее уменьшение крутизны этого типа транзисторов. Исследования кольцевого транзистора (О-типа), который не имеет боковых паразитных транзисторов, приведенные на рис. 7, показывают практически полное отсутствие вклада боковых паразитных транзисторов в ухудшение основных характеристик КНИ транзисторов для экстремальных температур. На рис. 7а показано уменьшение порогового напряжения для N-канального транзистора О-типа. На рис. 7б — соответствующее уменьшение крутизны этого типа транзисторов.
На рис. 8–10 приведены результаты измерений 4 образцов кольцевых генераторов (КГ), состоящих из 301 инвертера на транзисторах а-типа. Как видно, при изменении температуры от 25 °C до 200 °C частота генерации снижается в полтора раза, статический ток потребления возрастает на три порядка величины (до 0,5 мкА), а динамический ток потребления возрастает на 40 %.
Характер изменения тока потребления от температуры приведен на рис. 9.
На рис. 11 показан сдвиг переключательной характеристики 6-транзисторного триггера (рис. 3) в зависимости от температуры. При напряжении питания 5 В соответствующие изменения в помехоустойчивости триггерных элементов памяти не превысят 10 %, что позволяет сделать вывод о возможности построения встроенных статических ЗУ в высокотемпературных микропроцессорах без принципиальных изменений в схемотехнике и конструкции функциональных элементов памяти [12].
ЗАКЛЮЧЕНИЕ
Полученные результаты позволяют сделать следующие выводы:
КНИ КМОП технологии имеют безусловное преимущество перед объемными МДП и технологиями на основе широкозонных полупроводников, элементов памяти типа MRAM и FRAM при разработке сверхбольших интегральных схем памяти, микропроцессоров и систем на кристалле и в корпусе для максимальных рабочих температур 250–300 °C. Тем не менее, для КНИ КМОП транзисторных структур максимальная рабочая температура 250 °C с возможностью краткосрочного перегрева 300 °C является критическим параметром. Полученные результаты подтверждают характер изменения зависимостей от температуры для КНИ КМОП структур.
Были исследованы ВАХ транзисторов, переключательные и временные характеристики триггерных элементов памяти и кольцевых генераторов. Также проведена серия экспериментов по изучению влияния на температурные свойства МДП структур фактора конструкции транзисторов. Необходимость данных экспериментов обуславливалась необходимостью применения в микропроцессорных СБИС структур с «плавающим» телом, А-, T- и H-типа, кольцевых О-типа КНИ транзисторов. Показано, что изменение температуры на 250 °C вызывает не только увеличение токов утечки на 3–4 порядка, но и формирование областей ударной ионизации, определяющих кинк-эффект на выходной ВАХ. Экспериментально определено уменьшение пороговых напряжений и крутизны для транзисторов а- и о-типа. На примере исследований кольцевого транзистора (О-типа), который не имеет боковых паразитных транзисторов, показано практически полное отсутствие вклада боковых паразитных транзисторов в ухудшение основных характеристик КНИ транзисторов для экстремальных температур. Экспериментальные исследования кольцевых генераторов показали, что при изменении температуры от 25 °C до 200 °C частота генерации снижается в полтора раза, статический ток потребления возрастает на три порядка величины (до 0,5 мкА), а динамический ток потребления возрастает на 40 %. Исследование тестовых структур триггерных элементов памяти на примере зависимости от температуры показало безусловное смещение влево с уменьшением критических точек для семейств переключательных характеристик при увеличении температуры. В целом, помехоустойчивость ячеек памяти в исследуемом диапазоне температур меняется незначительно — до 10 %, что позволяет сделать вывод о возможности построения встроенных статических ЗУ в высокотемпературных микропроцессорах без принципиальных изменений в схемотехнике и конструкции функциональных элементов памяти. В целом, можно сделать вывод о принципиальной возможности создания сложно-функциональных и микропроцессорных систем на основе разработанных элементов схем. Общие рекомендации при разработке систем, работающих в условиях высокой внешней температуры, по многим параметрам соответствуют известным рекомендациям по разработке Low Power (LP) и Ultra Low Power (ULP) систем, что позволяет использовать аналогичные отработанные маршруты проектирования [13].
ЛИТЕРАТУРА
1.
Johnson R. W., Evans J. L., P. Jacobsen, J. R. (Rick) Thompson, and Mark Christopher. “The Changing Automotive Environment: High-Temperature Electronics”, IEEE TRANSACTIONS ON ELECTRONICSPACKAGING MANUFACTURING, VOL. 27, NO. 3, JULY 2004.
2. Nowosielski R., Hartig J., Payá-Vayá G., Blume H. “Exploring Different Approximate Adder Architecture Implementations in a 250 °C SOI Technology”. 1st Workshop On Approximate Computing (WAPCO2015), in Conjunction with HiPEAC 2015, Amsterdam, Netherlands, 2015.
3. Thomas Romanko, Applications Engineer, Honeywell Aerospace. Extreme Design: Developing Integrated Circuits for –55 °C to +250 °C. 10 November 2008.
4. Lowther R., Gifford D., Morrus W., Jensen J., Peterson S., Atkinson K. “Enabling Bulk Silicon CMOS Technology for Integration, Reliability, and Extended Lifetime at High Temperature”, InternationalConference at Exhibition on High Temperature Electronics Network (HiTEN), July 6–8, 2015, Cambridge, UK.
5. Ohme B. W., Johnson B. J., and Mark R. Larson, “SOI CMOS for Extreme Temperature Applications”, Honeywell Aerospace, Defense & Space Honeywell International Plymouth, Minnesota, SA, 55441.
6. Ohme B. W., Larson M. R., Riekels J., Schlesinger S., Vignarajah K., and Ericson M. N. “Progress Update on Honeywell’s DeepTrek High Temperature Electronics Project”, IMAPS Int’l. Conference on HighTemperature Electronics (HiTEC), May 2006.
7. Bobkov S. G., Galper A. M., Bonvicini V., Topchiev N. P., (…), Zirakashvili V. N., Zverev V. G. The Unification of Space Qualified Integrated Circuits by Example of International Space Project GAMMA-400 //Physics Procedia, 2015, № 74, pp. 224–231.
8. Huque M. A. et al. “An SOI-based High-Voltage, High-Temperature Gate-Driver for SiC FET”. IEEE Xplore (2007).
9. Stenin V. Ya., Stepanov P. V. Basic Memory Elements Using DICE Cells for Fault-Tolerant 28nm CMOS RAM // Russian Microelectronics. 2015. Vol. 44. № 6, pp. 368–379.
10. Dreiner S., Kappert H., Dittrich D., Grella K., Kelberer A., Klusmann M., Kordas N., Kosfeld A., Schmidt A., Paschen U., Kokozinski R. “HIGH TEMPERATURE 0.35 MICRON SOI CMOS PROCESS (250 °C ANDBEYOND)”, Fraunhofer Institute for Microelectronic Circuits and Systems IMS, Germany [Online]. Available: http://www.ims.fraunhofer.de.
11. Fraunhofer Institute. (2014, Nov.) High Temperature SOI Technology H10. [Online]. Available: http://www.ims.fraunhofer.de.
12. Krasnyuk A. A., Orlov O. M., Imametdinov E. F., and Mar’ina E. V. Analysis of Characteristics for Periodically Doped Channel Field-Effect Transistors Under Extreme Thermal Conditions // RussianMicroelectronics. 2015. Vol. 44. № 4, pp. 231–235.
13. Marshall, Andrew and Sreedhar Natarajan. “High-Voltage and Power Applications”. SOI Design: Analog, Memory and Digital Techniques. Kluwer Academic Publishers, 2002. 1, 51–57, 312.
Отзывы читателей
