eng
Выпуск #9/2018
Матвеев Дмитрий Валерьевич
Особенности разработки малопотребляющих АЦП последовательного приближения
Особенности разработки малопотребляющих АЦП последовательного приближения
Просмотры: 2925
В данной статье рассматривается подход к проектированию малопотребляющих аналого-цифровых преобразователей последовательного приближения. Предложена реализация регистра последовательного приближения для АЦП с максимальной разрядностью 12 бит по технологии 65 нм компании TSMC.
УДК 621.3.087.92
DOI: 10.22184/1993-8578.2018.82.307.310
УДК 621.3.087.92
DOI: 10.22184/1993-8578.2018.82.307.310
Теги: adc with successive approximation register designing low-power circuits ацп последовательного приближения проектирование малопотребляющих схем
ВВЕДЕНИЕ
Несмотря на современный тренд цифровизации практически всех сфер человеческой деятельности, между аналоговым и цифровым миром всегда присутствует барьер. Поэтому аналого-цифровые преобразователи (АЦП) являются неотъемлемой частью практически любой цифровой системы, взаимодействующей с окружающей средой при помощи различных сенсоров. Зачастую для сенсоров, таких как температурные датчики, не требуется высокая скорость преобразования. Это дает возможность выбора архитектуры АЦП для применения в каждом конкретном случае.
АРХИТЕКТУРА
В данной работе сложно-функциональный блок АЦП является составной частью сверхбольшой интегральной схемы (СБИС) класса Система-на-Кристалле (СнК). К нему предъявляются требования по максимальной потребляемой мощности, возможности выбора режима потребления и максимальной занимаемой площади. Так как не требуется высокие скорость и точность преобразования, таким требованиям отвечает архитектура преобразователя последовательного приближения. Она является одной из самых популярных используемых архитектур на сегодняшний день. В отличие от параллельных и конвейерных АЦП, преобразователь последовательного приближения имеет всего один компаратор, что определяет значительно меньшую потребляемую мощность и более простую реализацию по сравнению с сигма-дельта АЦП [1].
В основе работы данного преобразователя лежит принцип последовательного сравнения измеряемой величины с 1/2, 1/4, 1/8 и т. д. от максимального значения опорного напряжения. Это позволяет для N-разрядного АЦП последовательного приближения выполнить весь процесс преобразования за N последовательных шагов. Стандартная архитектура преобразователя последовательного приближения, называемого в литературе также АЦП с поразрядным уравновешиванием, включает в себя устройство выборки и хранения, компаратор, цифро-аналоговый преобразователь (ЦАП) и регистр последовательного приближения.
Устройство выборки и хранения практически во всех модификациях содержит буфер на основе операционного усилителя для поддержания точного значения сигнала, который вносит свой вклад в общее потребление преобразователя. Одним из способов снижения потребляемой мощности является использование схемы цифро-аналогового преобразователя со встроенным устройством выборки и хранения [2]. Упрощенная структура АЦП с ЦАП, выполняющим также роль устройства выборки и хранения, показана на рис. 1. В этом случае не потенциал выхода ЦАП пошагово приближается к значению сохраненного входного потенциала, а сам сохраненный потенциал приближается к значению половины опорного напряжения («виртуальный ноль»).
На практике, занимаемая площадь определяется самым большим элементом устройства — матрицей двоично-взвешенных конденсаторов. Так как дифференциальная структура имеет в два раза большую площадь, чем однополярная, для обеспечения минимальной занимаемой площади была выбрана именно однополярная.
Регистр последовательного приближения (РПП) выполняет функции управления аналоговыми ключами, обработки сигнала компаратора и выдачи цифрового кода по завершении цикла преобразования. Так как используется однополярная система питания, серединой диапазона измерений является положительный потенциал. В связи с этим, значения, полученные в «отрицательной» области, должны быть инвертированы. В данной работе регистр последовательного приближения позволяет управлять числом разрядов выходного слова, тем самым изменяя количество тактов, необходимых для одного преобразования. Дополнительной особенностью является также возможность задания длительности выборки.
Важно предоставить пользователю возможность управления режимами работы. СнК должна обладать гибкостью в настройках энергопотребления. Наиболее распространенными методами, позволяющими сократить потребление, являются методы стробирования синхросигнала и построение системы отключаемых доменов питания. Необходимо предусматривать несколько режимов работы каждого блока в СнК для нахождения компромисса между сэкономленными микроваттами и временем включения/отключения блоков. Во всех современных устройствах метод стробирования синхросигнала применяется по умолчанию.
Отключение питания незадействованных блоков крайне эффективный способ снижения потребления как статической, так и динамической мощности. В системе создаются дополнительные внутренние шины питания и земли. Между внутренними и внешними шинами вставляются выключатели. Таким образом, по сигналу внутренние шины отсоединяются и питание до блока не доходит. Если блок нужен в рабочем состоянии, его питание возвращается снятием сигнала с выключателя [3]. Конструкции Common Power Format, в основе которых лежит синтаксис языка TCL, позволяют описать многодоменные системы c различными напряжениями питания и режимами работы.
Данный преобразователь разработан для работы в двух доменах питания: 3,3 В для аналоговых блоков и 1,2 В для цифровых, с тремя режимами работы: номинальный рабочий, отключение цифрового питания, режим сна (полное отключение питания). В моменты, когда питание блоков отсутствует, сигналы на выходах этих блоков находятся в неопределенном состоянии, поэтому в момент отключения питания необходимо зафиксировать какое-либо значение с помощью изоляционных ячеек. Таким образом, процесс отключения питания включает в себя следующие последовательные шаги: остановка тактирования, фиксация выходных шин отключаемых блоков (например, всех в состояние «0») изолирующими ячейками и отключение внутренних шин питания доменов. Необходимо также при планировании стробирования синхросигнала применять его и для тактируемых аналоговых блоков. При использовании данного метода сокращение потребления может составить до 95 % мощности в неактивном режиме [4].
МОДЕЛИРОВАНИЕ
Полученные в ходе моделирования данные представлены на рис. 2–3. На рис. 2а видно, как выходное напряжение матрицы конденсаторов приближается к половине опорного напряжения. Поэтапное отключение питания представлено на рис. 3. Сначала отключается цифровое питание, затем питание аналоговых блоков. В момент отключения цифрового питания возникает скачок на графике потребляемой мощности до 100 нВт, для более наглядного отображения остальной части графика этот пик обрезан. Результаты моделирования наглядно демонстрируют возможности методов снижения потребляемой мощности. В данном случае потребляемая мощность ЦАП сокращается на 3 порядка (с ≈ 1,2 мкВт до ≈ 8 нВт), цифровой логики — в 5–7 раз (с ≈ 6,8 нВт до ≈ 1,1 нВт).
ЗАКЛЮЧЕНИЕ
В ходе данной работы был спроектирован регистр последовательного приближения для АЦП с максимальной разрядностью 12 бит по технологии 65 нм компании TSMC. Проведено моделирование на транзисторном уровне. Средняя потребляемая регистром и конечным автоматом мощность в активном режиме составляет 4,5 мкВт.
ЛИТЕРАТУРА
1. Paul G. A. “Jespers Integrated Converters D to A and A to D ARCHITECTURES, ANALYSIS AND SIMULATION” / 2001. Oxford University Press Inc. — 2004. — С. 76–87.
2. Ravi Kumar K. “A 12 bit 50MSPS Low Power SAR ADC in UMC 65nm Technology” / 2017. Signal Processing, Communication, Power and Embedded System (SCOPES), 2016.
3. Panda P. R. “Basic Low Power Digital Design” / 2010. Springer US — 2010. — С. 11–39.
4. Rakesh Chadha, Bhasker J. “An ASIC Low Power Primer” / 2013. Springer US — 2013. — С. 134–135.
Несмотря на современный тренд цифровизации практически всех сфер человеческой деятельности, между аналоговым и цифровым миром всегда присутствует барьер. Поэтому аналого-цифровые преобразователи (АЦП) являются неотъемлемой частью практически любой цифровой системы, взаимодействующей с окружающей средой при помощи различных сенсоров. Зачастую для сенсоров, таких как температурные датчики, не требуется высокая скорость преобразования. Это дает возможность выбора архитектуры АЦП для применения в каждом конкретном случае.
АРХИТЕКТУРА
В данной работе сложно-функциональный блок АЦП является составной частью сверхбольшой интегральной схемы (СБИС) класса Система-на-Кристалле (СнК). К нему предъявляются требования по максимальной потребляемой мощности, возможности выбора режима потребления и максимальной занимаемой площади. Так как не требуется высокие скорость и точность преобразования, таким требованиям отвечает архитектура преобразователя последовательного приближения. Она является одной из самых популярных используемых архитектур на сегодняшний день. В отличие от параллельных и конвейерных АЦП, преобразователь последовательного приближения имеет всего один компаратор, что определяет значительно меньшую потребляемую мощность и более простую реализацию по сравнению с сигма-дельта АЦП [1].
В основе работы данного преобразователя лежит принцип последовательного сравнения измеряемой величины с 1/2, 1/4, 1/8 и т. д. от максимального значения опорного напряжения. Это позволяет для N-разрядного АЦП последовательного приближения выполнить весь процесс преобразования за N последовательных шагов. Стандартная архитектура преобразователя последовательного приближения, называемого в литературе также АЦП с поразрядным уравновешиванием, включает в себя устройство выборки и хранения, компаратор, цифро-аналоговый преобразователь (ЦАП) и регистр последовательного приближения.
Устройство выборки и хранения практически во всех модификациях содержит буфер на основе операционного усилителя для поддержания точного значения сигнала, который вносит свой вклад в общее потребление преобразователя. Одним из способов снижения потребляемой мощности является использование схемы цифро-аналогового преобразователя со встроенным устройством выборки и хранения [2]. Упрощенная структура АЦП с ЦАП, выполняющим также роль устройства выборки и хранения, показана на рис. 1. В этом случае не потенциал выхода ЦАП пошагово приближается к значению сохраненного входного потенциала, а сам сохраненный потенциал приближается к значению половины опорного напряжения («виртуальный ноль»).
На практике, занимаемая площадь определяется самым большим элементом устройства — матрицей двоично-взвешенных конденсаторов. Так как дифференциальная структура имеет в два раза большую площадь, чем однополярная, для обеспечения минимальной занимаемой площади была выбрана именно однополярная.
Регистр последовательного приближения (РПП) выполняет функции управления аналоговыми ключами, обработки сигнала компаратора и выдачи цифрового кода по завершении цикла преобразования. Так как используется однополярная система питания, серединой диапазона измерений является положительный потенциал. В связи с этим, значения, полученные в «отрицательной» области, должны быть инвертированы. В данной работе регистр последовательного приближения позволяет управлять числом разрядов выходного слова, тем самым изменяя количество тактов, необходимых для одного преобразования. Дополнительной особенностью является также возможность задания длительности выборки.
Важно предоставить пользователю возможность управления режимами работы. СнК должна обладать гибкостью в настройках энергопотребления. Наиболее распространенными методами, позволяющими сократить потребление, являются методы стробирования синхросигнала и построение системы отключаемых доменов питания. Необходимо предусматривать несколько режимов работы каждого блока в СнК для нахождения компромисса между сэкономленными микроваттами и временем включения/отключения блоков. Во всех современных устройствах метод стробирования синхросигнала применяется по умолчанию.
Отключение питания незадействованных блоков крайне эффективный способ снижения потребления как статической, так и динамической мощности. В системе создаются дополнительные внутренние шины питания и земли. Между внутренними и внешними шинами вставляются выключатели. Таким образом, по сигналу внутренние шины отсоединяются и питание до блока не доходит. Если блок нужен в рабочем состоянии, его питание возвращается снятием сигнала с выключателя [3]. Конструкции Common Power Format, в основе которых лежит синтаксис языка TCL, позволяют описать многодоменные системы c различными напряжениями питания и режимами работы.
Данный преобразователь разработан для работы в двух доменах питания: 3,3 В для аналоговых блоков и 1,2 В для цифровых, с тремя режимами работы: номинальный рабочий, отключение цифрового питания, режим сна (полное отключение питания). В моменты, когда питание блоков отсутствует, сигналы на выходах этих блоков находятся в неопределенном состоянии, поэтому в момент отключения питания необходимо зафиксировать какое-либо значение с помощью изоляционных ячеек. Таким образом, процесс отключения питания включает в себя следующие последовательные шаги: остановка тактирования, фиксация выходных шин отключаемых блоков (например, всех в состояние «0») изолирующими ячейками и отключение внутренних шин питания доменов. Необходимо также при планировании стробирования синхросигнала применять его и для тактируемых аналоговых блоков. При использовании данного метода сокращение потребления может составить до 95 % мощности в неактивном режиме [4].
МОДЕЛИРОВАНИЕ
Полученные в ходе моделирования данные представлены на рис. 2–3. На рис. 2а видно, как выходное напряжение матрицы конденсаторов приближается к половине опорного напряжения. Поэтапное отключение питания представлено на рис. 3. Сначала отключается цифровое питание, затем питание аналоговых блоков. В момент отключения цифрового питания возникает скачок на графике потребляемой мощности до 100 нВт, для более наглядного отображения остальной части графика этот пик обрезан. Результаты моделирования наглядно демонстрируют возможности методов снижения потребляемой мощности. В данном случае потребляемая мощность ЦАП сокращается на 3 порядка (с ≈ 1,2 мкВт до ≈ 8 нВт), цифровой логики — в 5–7 раз (с ≈ 6,8 нВт до ≈ 1,1 нВт).
ЗАКЛЮЧЕНИЕ
В ходе данной работы был спроектирован регистр последовательного приближения для АЦП с максимальной разрядностью 12 бит по технологии 65 нм компании TSMC. Проведено моделирование на транзисторном уровне. Средняя потребляемая регистром и конечным автоматом мощность в активном режиме составляет 4,5 мкВт.
ЛИТЕРАТУРА
1. Paul G. A. “Jespers Integrated Converters D to A and A to D ARCHITECTURES, ANALYSIS AND SIMULATION” / 2001. Oxford University Press Inc. — 2004. — С. 76–87.
2. Ravi Kumar K. “A 12 bit 50MSPS Low Power SAR ADC in UMC 65nm Technology” / 2017. Signal Processing, Communication, Power and Embedded System (SCOPES), 2016.
3. Panda P. R. “Basic Low Power Digital Design” / 2010. Springer US — 2010. — С. 11–39.
4. Rakesh Chadha, Bhasker J. “An ASIC Low Power Primer” / 2013. Springer US — 2013. — С. 134–135.
Отзывы читателей
