eng
Выпуск #9/2018
Чистяков Михаил Геннадьевич
Исследование и оптимизация по критерию сбоеустойчивости ячейки памяти для технологии КНИ КМОП 0,25 мкм при облучении быстрыми нейтронами
Исследование и оптимизация по критерию сбоеустойчивости ячейки памяти для технологии КНИ КМОП 0,25 мкм при облучении быстрыми нейтронами
Просмотры: 3418
В статье исследована устойчивость к сбоям ячейки памяти, спроектированной по технологии КНИ 0,25 мкм. Рассмотрены возможные ситуации сбоев при попадании в ячейку памяти быстрых нейтронов. Также рассмотрены основные методы повышения сбоеустойчивости ячеек памяти. Приведены рекомендации по повышению устойчивости к сбоям ячеек памяти.
УДК 621.382, ББК 32.85
DOI: 10.22184/1993-8578.2018.82.351.358
УДК 621.382, ББК 32.85
DOI: 10.22184/1993-8578.2018.82.351.358
Теги: memory cells resistance to charged particles impact soi sram кни созу стойкость к заряженным частицам ячейка памяти
При воздействии быстрых нейтронов на микросхемы статического оперативного запоминающего устройства (далее — СОЗУ) наиболее уязвимым к сбою является массив запоминающих элементов, состоящий из ячеек памяти (далее — ЯП). При взаимодействии нейтрона с кремнием образуются первично выбитые атомы, энергия которых достигает 960 кэВ [1]. Линейные потери энергии (ЛПЭ) атомов кремния достигают величины ~6 МэВ • мг/см2. Для микросхем СОЗУ, изготовленных по технологии КНИ, наибольшие воздействия возникают при пролете атома кремния через тело транзистора [2].
При воздействии потока быстрых нейтронов количество сбоев зависит от количества частиц, воздействующих на СОЗУ, причем наблюдается характерный порог, при котором начинаются сбои. Исследования одиночных сбоев, вызванных воздействием заряженных частиц, подробно описаны в работах [2–4]. Поскольку в этих работах акцент сделан на воздействия одиночных частиц, в настоящей работе выполнено исследование как сбоя ЯП от одной порожденной частицы, так и сбоя ЯП от двух частиц. Также выполнена оптимизация ЯП по критерию достижения стойкости к частицам ограниченного спектра энергий (ЛПЭ не более 7 МэВ • мг/см2) при минимально возможном увеличении размеров ЯП. Выбор частиц с энергией 7 МэВ • мг/см2 для оптимизации оправдан для достижения гарантированного уровня устойчивости схемы и обеспечения запаса параметров изделия при изготовлении. При оптимизации размера ЯП оценивались площадь, время чтения и записи в составе блока СОЗУ и статический запас помехоустойчивости (Static Noise Margin, SNM) ЯП.
Для исследования выбрана 6-транзисторная ЯП как наиболее распространенная. Электрическая схема и топология ЯП представлены на рис. 1. Исходная ЯП спроектирована таким образом, чтобы иметь минимально возможную площадь для достижения высокой плотности компоновки массива запоминающих элементов. Исследование проводилось на основе моделирования электрической схемы ЯП с применением модели электрического возмущения, вызванного заряженной частицей [5].
Основные режимы функционирования ЯП — это запись, хранение и чтение данных. Наибольшим по продолжительности, если рассматривать каждую ячейку памяти, является режим хранения, поэтому сбой в режиме хранения является наиболее вероятным.
Моделирование показало, что сбой при воздействии одной частицы возможен при следующих воздействиях на ЯП (рис. 2а, б):
• попадании в n-канальный транзистор инвертора ЯП (рис. 2а));
• попадании в проходной n-канальный транзистор ЯП (рис. 2б)).
Моделирование показало, что сбой при воздействии двух частиц возможен при следующих воздействиях на ЯП (рис. 2,в–д):
• одновременном попадании в p-канальный транзистор и n-канальный транзистор, принадлежащие разным инверторам ЯП, (рис. 2в));
• одновременном попадании в n-канальный проходной транзистор ЯП и n-канальный транзистор инвертора ЯП (рис. 2г));
• одновременном попадании в n-канальный проходной транзистор ЯП и n-канальный транзистор инвертора ЯП (рис. 2д)).
Следует отметить, что, как показали расчеты, при одиночных воздействиях частиц (рис. 2а,б)) с ЛПЭ 7 МэВ • мг/см2 сбоя не происходит. Установлено, что сбой происходит при воздействии частицы с ЛПЭ 16 МэВ • мг/см2. Временная диаграмма сбоя в режиме хранения при воздействии частицы с ЛПЭ 16 МэВ • мг/см2 на транзисторы приведена на рис. 3. В случае одновременного воздействия двух частиц (рис. 2в, г, д)) сбой происходит при ЛПЭ частиц, равной 7 МэВ • мг/см2. Однако сбои могут возникать и при различных значениях ЛПЭ частиц. Пример сбоя при одновременном воздействии двух частиц показан на рис. 4.
Сбои, связанные с одновременным воздействием трех частиц, не рассматривались, так как их вероятность на несколько порядков ниже, чем при одновременном воздействии двух частиц [3].
Существует несколько подходов к борьбе со сбоями: подход с использованием избыточности информации и подход, основанный на оптимизации электрических схем ЯП [6].
Подход с использованием избыточности информации заключается в использовании корректирующихся кодов, например, кода Хемминга или мажоритарных схем, требующих дополнительных разрядов памяти, а также схем для корректировки. Причем с увеличением разрядности слова, хранящегося в памяти, и времени хранения информации вероятность возникновения двойной ошибки в слове увеличивается. Также стоит отметить, что при увеличении числа логических элементов, используемых для восстановления битов, увеличивается потребление СОЗУ.
Подход, основанный на оптимизации электрических схем, заключается в оптимизации размеров активных элементов и добавлении пассивных элементов в ЯП [4]. Существуют и другие подходы к защите от сбоя, например, использование ЯП DICE, но площадь такой ЯП примерно в два раза больше площади классической 6-транзисторной ЯП и поэтому избыточна для парирования сбоя при воздействии частиц с ограниченным спектром энергий.
Для достижения устойчивости ЯП при воздействии атома кремния с ЛПЭ не более 7 МэВ • мг/см2 и для минимизации занимаемой ЯП площади были добавлены следующие пассивные элементы:
1. Дополнительное сопротивление в цепь транзисторов инверторов ЯП (рис. 5).
2. Конденсатор между цепями обратной связи инверторов ЯП (рис. 6).
Добавление резистора уменьшает величину токового импульса, возникающего в транзисторах, и приводит к увеличению площади ЯП примерно на 30 % по сравнению с исходной ЯП. Добавление конденсатора «сглаживает» токовый импульс и приводит к увеличению площади ЯП примерно на 50 % по сравнению с исходной ЯП.
Также стоит рассмотреть совместное использование приведенных выше модификаций (рис. 7).
В этом случае размер ЯП увеличивается не более чем на 40 %.
Номинал пассивных элементов выбирался таким образом, чтобы достфичь стойкости к частицам с ЛПЭ 7 МэВ•мг/см2 и обеспечить минимальную площадь. Для сравнения всех модификаций будем использовать следующие критерии: площадь, быстродействие, порог переключения и статический запас помехоустойчивости (SNM).
Сравнение площадей ЯП приведено в табл. 1.
Как видно из табл. 1, использование ЯП с резистором имеет меньшую площадь. Среднее значение площади имеет ЯП с резистором и конденсатором. Наибольшую площадь имеет ЯП с конденсатором.
Оценку времени записи и чтения будем рассматривать в составе блока СОЗУ с архитектурой 1Кх32. В таблицах 2 и 3 приведено сравнение временных характеристик ЯП.
Как видно из табл. 2, у ЯП с резистором время записи «1» меньше, чем у исходной ЯП, на 1 %, время записи «0», а также время чтения «1» и «0» не отличаются от исходной ЯП. У ЯП памяти с конденсатором время записи «1» и «0» на 9 % и 5 % больше, чем у исходной ЯП. При этом время чтения «1» и «0» также не отличаются. У ЯП с резистором и конденсатором время записи «1» и «0» увеличилось на 4 % и 2 %, при этом время чтения не изменилось. На основании сравнения по временным характеристикам можно выделить ЯП с резистором, так как параметры времени записи и времени чтения являются наиболее близкими к исходной ЯП.
Для анализа устойчивости процесса записи рассмотрим передаточные характеристики инверторов ЯП. По передаточным характеристикам можно определить порог переключения ЯП и SNM. Порог переключения определяется как минимальное напряжение на внутреннем узле ЯП, необходимое для переключения ячейки в противоположное состояние. Величина SNM определяется на основе передаточных характеристик по максимальному вписанному квадрату и означает максимальное значение напряжения на внутреннем узле, при котором ЯП не перебрасывается в противоположное состояние [6]. Передаточные характеристики инверторов, рассматриваемых ЯП, приведены на рис. 8–11.
В табл. 4 приведены значения порога переключения и SNM.
По результатам сравнения (табл. 4) лучшими показателями обладает ЯП с конденсатором, полностью совпадая по значениям с исходной ЯП. Далее идет ЯП с резистором и конденсатором, которая отличается от исходной ЯП на 3 % по значению порога переключения и на 2 % по значению SNM. Наибольшее отличие имеет ЯП с резистором, отличающаяся от исходной ЯП на 5 % по порогу переключения и на 3 % по значению SNM.
Таким образом, проведено исследование ЯП при воздействии заряженных частиц с ограниченным спектром энергии (ЛПЭ не более 7 МэВ • мг/см2). Предложена методика исследования ЯП при одновременном воздействии двух заряженных частиц. Проведено сравнение ячеек памяти с различными вариантами защиты от сбоев с помощью пассивных элементов. Для всех случаев время чтения и записи, пороги переключения, а также значения SNM изменились несущественно (не более чем на 9 %). ЯП с резистором имеет меньшее различие по площади по сравнению с исходной ЯП, ЯП с конденсатором занимает наибольшую площадь.
Предложенная методика может быть применена и для решения аналогичных задач с частицами другого энергетического спектра, а также для анализа воздействия нейтронов.
ЛИТЕРАТУРА
1. Степовик А. П., Шукайло В. П., Шамаев Е. Ю.: Эффект ОС при воздействии нейтронов с энергией 14 МэВ на КНИ СБИС статического ОЗУ: Тезисы докладов Девятого международного уральского семинара «Радиационная физика металлов и сплавов», Кыштым, 2011 — С. 107–108.
2. James R. Schwank, Marty R. Shaneyfelt, and Paul E. Dodd: Radiation Hardness Assurance Testing of Microelectronic Devices and Integrated Circuits: Radiation Environments, Physical Mechanisms, and Foundations for Hardness Assurance: Sandia National Laboratories Document Sand, 2008 — 59 p.
3. Gorbunov M. S., Dolotov P. S., Antonov A. A., Zebrev G. I., Emeliyanov V. V., Boruzdina A. B., Petrov A. G., Ulanova A. V.: Design of 65nm CMOS SRAM for Space Applications: a Comparative Study: Radiation and Its Effects on Components and Systems (RADECS), 2013 14th European Conference, IEEE, 2013 — 1–7 p.
4. Shah M. Jahinuzzaman, Mohammad Sharifkhani, Manoj Sachdev. An Analytical Model for Soft Error Critical Charge of Nanometric SRAMs: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 17, No. 9, September 2009 — pp. 1187–1195.
5. Дельцов И. Л., Морозов С. А., Чистяков М. Г., Синепупова Ю. Н. Методика моделирования уровня стойкости библиотеки стандартных элементов к воздействию тяжелой заряженной частицы для технологии КНИ 0,25 мкм // Наноиндустрия, 2017. — Спецвыпуск (74). Международный форум «Микроэлектроника-2016», 2-я научная конференция «Интегральные и микроэлектронные модули». Сборник докладов. — Москва: Техносфера — С. 327–332.
6. Морозов С. А., Соколов С. А.: Разработка радиационно-стойких микросхем и микромодулей статической памяти: Труды НИИСИ РАН том 4 № 1: Журнал — М.: НИИСИ РАН, 2014 — с. 25–31.
При воздействии потока быстрых нейтронов количество сбоев зависит от количества частиц, воздействующих на СОЗУ, причем наблюдается характерный порог, при котором начинаются сбои. Исследования одиночных сбоев, вызванных воздействием заряженных частиц, подробно описаны в работах [2–4]. Поскольку в этих работах акцент сделан на воздействия одиночных частиц, в настоящей работе выполнено исследование как сбоя ЯП от одной порожденной частицы, так и сбоя ЯП от двух частиц. Также выполнена оптимизация ЯП по критерию достижения стойкости к частицам ограниченного спектра энергий (ЛПЭ не более 7 МэВ • мг/см2) при минимально возможном увеличении размеров ЯП. Выбор частиц с энергией 7 МэВ • мг/см2 для оптимизации оправдан для достижения гарантированного уровня устойчивости схемы и обеспечения запаса параметров изделия при изготовлении. При оптимизации размера ЯП оценивались площадь, время чтения и записи в составе блока СОЗУ и статический запас помехоустойчивости (Static Noise Margin, SNM) ЯП.
Для исследования выбрана 6-транзисторная ЯП как наиболее распространенная. Электрическая схема и топология ЯП представлены на рис. 1. Исходная ЯП спроектирована таким образом, чтобы иметь минимально возможную площадь для достижения высокой плотности компоновки массива запоминающих элементов. Исследование проводилось на основе моделирования электрической схемы ЯП с применением модели электрического возмущения, вызванного заряженной частицей [5].
Основные режимы функционирования ЯП — это запись, хранение и чтение данных. Наибольшим по продолжительности, если рассматривать каждую ячейку памяти, является режим хранения, поэтому сбой в режиме хранения является наиболее вероятным.
Моделирование показало, что сбой при воздействии одной частицы возможен при следующих воздействиях на ЯП (рис. 2а, б):
• попадании в n-канальный транзистор инвертора ЯП (рис. 2а));
• попадании в проходной n-канальный транзистор ЯП (рис. 2б)).
Моделирование показало, что сбой при воздействии двух частиц возможен при следующих воздействиях на ЯП (рис. 2,в–д):
• одновременном попадании в p-канальный транзистор и n-канальный транзистор, принадлежащие разным инверторам ЯП, (рис. 2в));
• одновременном попадании в n-канальный проходной транзистор ЯП и n-канальный транзистор инвертора ЯП (рис. 2г));
• одновременном попадании в n-канальный проходной транзистор ЯП и n-канальный транзистор инвертора ЯП (рис. 2д)).
Следует отметить, что, как показали расчеты, при одиночных воздействиях частиц (рис. 2а,б)) с ЛПЭ 7 МэВ • мг/см2 сбоя не происходит. Установлено, что сбой происходит при воздействии частицы с ЛПЭ 16 МэВ • мг/см2. Временная диаграмма сбоя в режиме хранения при воздействии частицы с ЛПЭ 16 МэВ • мг/см2 на транзисторы приведена на рис. 3. В случае одновременного воздействия двух частиц (рис. 2в, г, д)) сбой происходит при ЛПЭ частиц, равной 7 МэВ • мг/см2. Однако сбои могут возникать и при различных значениях ЛПЭ частиц. Пример сбоя при одновременном воздействии двух частиц показан на рис. 4.
Сбои, связанные с одновременным воздействием трех частиц, не рассматривались, так как их вероятность на несколько порядков ниже, чем при одновременном воздействии двух частиц [3].
Существует несколько подходов к борьбе со сбоями: подход с использованием избыточности информации и подход, основанный на оптимизации электрических схем ЯП [6].
Подход с использованием избыточности информации заключается в использовании корректирующихся кодов, например, кода Хемминга или мажоритарных схем, требующих дополнительных разрядов памяти, а также схем для корректировки. Причем с увеличением разрядности слова, хранящегося в памяти, и времени хранения информации вероятность возникновения двойной ошибки в слове увеличивается. Также стоит отметить, что при увеличении числа логических элементов, используемых для восстановления битов, увеличивается потребление СОЗУ.
Подход, основанный на оптимизации электрических схем, заключается в оптимизации размеров активных элементов и добавлении пассивных элементов в ЯП [4]. Существуют и другие подходы к защите от сбоя, например, использование ЯП DICE, но площадь такой ЯП примерно в два раза больше площади классической 6-транзисторной ЯП и поэтому избыточна для парирования сбоя при воздействии частиц с ограниченным спектром энергий.
Для достижения устойчивости ЯП при воздействии атома кремния с ЛПЭ не более 7 МэВ • мг/см2 и для минимизации занимаемой ЯП площади были добавлены следующие пассивные элементы:
1. Дополнительное сопротивление в цепь транзисторов инверторов ЯП (рис. 5).
2. Конденсатор между цепями обратной связи инверторов ЯП (рис. 6).
Добавление резистора уменьшает величину токового импульса, возникающего в транзисторах, и приводит к увеличению площади ЯП примерно на 30 % по сравнению с исходной ЯП. Добавление конденсатора «сглаживает» токовый импульс и приводит к увеличению площади ЯП примерно на 50 % по сравнению с исходной ЯП.
Также стоит рассмотреть совместное использование приведенных выше модификаций (рис. 7).
В этом случае размер ЯП увеличивается не более чем на 40 %.
Номинал пассивных элементов выбирался таким образом, чтобы достфичь стойкости к частицам с ЛПЭ 7 МэВ•мг/см2 и обеспечить минимальную площадь. Для сравнения всех модификаций будем использовать следующие критерии: площадь, быстродействие, порог переключения и статический запас помехоустойчивости (SNM).
Сравнение площадей ЯП приведено в табл. 1.
Как видно из табл. 1, использование ЯП с резистором имеет меньшую площадь. Среднее значение площади имеет ЯП с резистором и конденсатором. Наибольшую площадь имеет ЯП с конденсатором.
Оценку времени записи и чтения будем рассматривать в составе блока СОЗУ с архитектурой 1Кх32. В таблицах 2 и 3 приведено сравнение временных характеристик ЯП.
Как видно из табл. 2, у ЯП с резистором время записи «1» меньше, чем у исходной ЯП, на 1 %, время записи «0», а также время чтения «1» и «0» не отличаются от исходной ЯП. У ЯП памяти с конденсатором время записи «1» и «0» на 9 % и 5 % больше, чем у исходной ЯП. При этом время чтения «1» и «0» также не отличаются. У ЯП с резистором и конденсатором время записи «1» и «0» увеличилось на 4 % и 2 %, при этом время чтения не изменилось. На основании сравнения по временным характеристикам можно выделить ЯП с резистором, так как параметры времени записи и времени чтения являются наиболее близкими к исходной ЯП.
Для анализа устойчивости процесса записи рассмотрим передаточные характеристики инверторов ЯП. По передаточным характеристикам можно определить порог переключения ЯП и SNM. Порог переключения определяется как минимальное напряжение на внутреннем узле ЯП, необходимое для переключения ячейки в противоположное состояние. Величина SNM определяется на основе передаточных характеристик по максимальному вписанному квадрату и означает максимальное значение напряжения на внутреннем узле, при котором ЯП не перебрасывается в противоположное состояние [6]. Передаточные характеристики инверторов, рассматриваемых ЯП, приведены на рис. 8–11.
В табл. 4 приведены значения порога переключения и SNM.
По результатам сравнения (табл. 4) лучшими показателями обладает ЯП с конденсатором, полностью совпадая по значениям с исходной ЯП. Далее идет ЯП с резистором и конденсатором, которая отличается от исходной ЯП на 3 % по значению порога переключения и на 2 % по значению SNM. Наибольшее отличие имеет ЯП с резистором, отличающаяся от исходной ЯП на 5 % по порогу переключения и на 3 % по значению SNM.
Таким образом, проведено исследование ЯП при воздействии заряженных частиц с ограниченным спектром энергии (ЛПЭ не более 7 МэВ • мг/см2). Предложена методика исследования ЯП при одновременном воздействии двух заряженных частиц. Проведено сравнение ячеек памяти с различными вариантами защиты от сбоев с помощью пассивных элементов. Для всех случаев время чтения и записи, пороги переключения, а также значения SNM изменились несущественно (не более чем на 9 %). ЯП с резистором имеет меньшее различие по площади по сравнению с исходной ЯП, ЯП с конденсатором занимает наибольшую площадь.
Предложенная методика может быть применена и для решения аналогичных задач с частицами другого энергетического спектра, а также для анализа воздействия нейтронов.
ЛИТЕРАТУРА
1. Степовик А. П., Шукайло В. П., Шамаев Е. Ю.: Эффект ОС при воздействии нейтронов с энергией 14 МэВ на КНИ СБИС статического ОЗУ: Тезисы докладов Девятого международного уральского семинара «Радиационная физика металлов и сплавов», Кыштым, 2011 — С. 107–108.
2. James R. Schwank, Marty R. Shaneyfelt, and Paul E. Dodd: Radiation Hardness Assurance Testing of Microelectronic Devices and Integrated Circuits: Radiation Environments, Physical Mechanisms, and Foundations for Hardness Assurance: Sandia National Laboratories Document Sand, 2008 — 59 p.
3. Gorbunov M. S., Dolotov P. S., Antonov A. A., Zebrev G. I., Emeliyanov V. V., Boruzdina A. B., Petrov A. G., Ulanova A. V.: Design of 65nm CMOS SRAM for Space Applications: a Comparative Study: Radiation and Its Effects on Components and Systems (RADECS), 2013 14th European Conference, IEEE, 2013 — 1–7 p.
4. Shah M. Jahinuzzaman, Mohammad Sharifkhani, Manoj Sachdev. An Analytical Model for Soft Error Critical Charge of Nanometric SRAMs: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 17, No. 9, September 2009 — pp. 1187–1195.
5. Дельцов И. Л., Морозов С. А., Чистяков М. Г., Синепупова Ю. Н. Методика моделирования уровня стойкости библиотеки стандартных элементов к воздействию тяжелой заряженной частицы для технологии КНИ 0,25 мкм // Наноиндустрия, 2017. — Спецвыпуск (74). Международный форум «Микроэлектроника-2016», 2-я научная конференция «Интегральные и микроэлектронные модули». Сборник докладов. — Москва: Техносфера — С. 327–332.
6. Морозов С. А., Соколов С. А.: Разработка радиационно-стойких микросхем и микромодулей статической памяти: Труды НИИСИ РАН том 4 № 1: Журнал — М.: НИИСИ РАН, 2014 — с. 25–31.
Отзывы читателей
