eng
Выпуск #9/2018
Ильин Сергей Алексеевич, Кочанов Сергей Константинович, Ласточкин Олег Викторович, Новиков Антон Алексеевич, Шипицин Дмитрий Святославович
Особенности разработки STD/IO библиотек на основе MCML схемотехники в базисе технологии КМОП 90 нм и оценка перспектив их применения при проектировании СБИС
Особенности разработки STD/IO библиотек на основе MCML схемотехники в базисе технологии КМОП 90 нм и оценка перспектив их применения при проектировании СБИС
Просмотры: 2179
В статье описываются особенности и принципы разработки STD/IO библиотек на основе MCML схемотехники в базисе отечественной технологии КМОП 90 нм. Приведены базовые компоненты струтуры схемотехники MCML элементов. Рассмотрены плюсы и минусы выбранной логики. Проведено ее сравнение с традиционной CMOS. Оценены перспективы применения библиотек при проектировании СБИС.
УДК 621.3.049.77
DOI: 10.22184/1993-8578.2018.82.361.364
УДК 621.3.049.77
DOI: 10.22184/1993-8578.2018.82.361.364
Теги: cmos io libraries mos current-mode logic std libraries vlsi библиотеки буферов ввода-вывода библиотеки стандартных элементов кпоп моп логика сбис управляемая током
Применение современных полупроводниковых технологий с топологическими нормами 90 нм при проектировании цифро-аналоговых систем позволило повысить степень интеграции аналоговой и цифровой частей этих систем и сократить общую занимаемую площадь СБИС [1].
Высокая плотность размещения приводит к тому, что шумы и помехи цифровой части передаются на аналоговую, что влияет на стабильность ее функционирования. Следовательно, необходимо дополнять систему элементами экранирования помех и применять специальные подходы при ее компоновке. Требование уменьшить занимаемую площадь и повысить помехоустойчивость дополняется необходимостью высокого быстродействия для СБИС.
Решением проблемы помех цифровой части без существенного увеличения размеров устройства является применение иного типа логики — MCML. MOS Current-Mode Logic (MCML), дифференциальной логики, управляемой током, обеспечивающей высокоскоростную работу с низкой генерацией шумов, что делает ее привлекательной для реализации блоков в схемах смешанного сигнала.
БАЗОВЫЕ КОМПОНЕНТЫ, ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ И ПАРАМЕТРЫ MCML
Каждый элемент библиотеки STD и IO в логике MCML состоит из трех основных компонентов: сопротивления нагрузки; сети n-МОП ключей, управляющих током; источника тока [2]. Пример схемотехники MCML вентилей представлен на рис. 1.
Принцип работы MCML вентиля заключается в преобразовании тока в напряжение на сопротивлении нагрузки. Управление током осуществляется дифференциальным каскадом, в котором логическая функция задается n-МОП сетью.
Основными параметрами для любой MCML ячейки являются:
• напряжение питания (VDD);
• размах рабочего напряжения (∆V);
• ток, генерируемый источником тока (I);
• конфигурации сопротивлений, ключей и источников тока (W, L, Ndevices);
• выходная нагрузочная емкость (Cload).
Перечисленные параметры взаимозависимы, что делает процесс разработки MCML вентилей трудоемкой задачей, требующей большого количества времени, квалификации и опыта от разработчика [3].
ОСОБЕННОСТИ, ПРЕИМУЩЕСТВА И НЕДОСТАТКИ СХЕМОТЕХНИКИ MCML ТИПА
К особенностям MCML следует отнести размах рабочего напряжения ∆V < ΔVCMOS. При этом значение уровня логической единицы представляется как V1 = VDD, а значение уровня логического нуля как V0 = VDD − ∆V.
Вторая особенность — построение логической функции благодаря ветвлению n-МОП пар. Использование дифференциальных портов дает возможность одновременно получить прямой и инверсный выходы ячейки, что упрощает разработку схемотехники и топологии.
Третья особенность — функционирование ячейки при постоянном значении тока и, как следствие, максимальная мощность потребления в статическом состоянии. MCML вентили имеют слабую зависимость мощности потребления от частоты, что позволяет получить значительный выигрыш в энергоэффективности на высоких частотах по сравнению с КМОП вентилями.
Основные преимущества MCML: высокая частота функционирования, повышенная помехозащищенность, небольшая входная емкость, сравнительно небольшое количество транзисторов в элементе, широкие возможности для реализации и масштабирования логических функций, общая унификация структуры элементов.
Из недостатков MCML, ограничивающих ее широкое распространение, следует отметить высокую потребляемую статическую мощность, чувствительность к разбросу параметров транзисторов и технологическому процессу, сложность в реализации симметричности фронтов вентиля, сложность интеграции в стандартный цифровой маршрут проектирования ИС.
ОБЛАСТИ ПРИМЕНЕНИЯ MCML
Благодаря преимуществу MCML над КМОП в энергоэффективности на высоких частотах основная область применения этой логики формируется вокруг мульти-Гц систем связи: MUX/DEMUX интегральные схемы для SONET/SDH оптоволоконных сетей; высокоскоростные коммутаторы сетей LAN/WAN; RF приложения (ФАПЧ, предделители, схемы восстановления синхронизации, ГУН и т. д.); маломощные DSP микросхемы; высокоточные микросхемы, АЦП и т. д.
БИБЛИОТЕКИ STD И IO НА БАЗЕ MCML СХЕМОТЕХНИКИ
В ОСБ НИИМЭ в базисе технологии КМОП 90 нм разработана тестовая библиотека цифровых ячеек, в состав которой входят 73 ячейки: 59 комбинационных, 12 последовательностных и 2 преобразователя уровней (MCML–КМОП, КМОП–MCML). Элементы библиотеки работают при напряжении питания 1,2 В. Уровень логической единицы и нуля — 1,2 В и 0,8 В, соответственно. Состав библиотеки представлен в табл. 1.
Также разработаны буферы ввода-вывода для связи доменов MCML логики, работающие при напряжении питания 1,2 В через внешнюю линию связи. Библиотека IO содержит передатчик MCML_TX и приемник MCML_RX. Уровни логической единицы и нуля на выходе MCML_TX равны V1 = 1,2 В, V0 = 0,8 В, соответственно. Приемник MCML_RX имеет в своем составе интегральные терминирующие резисторы номиналом 50 Ом. Ток потребления MCML транссивера равен ~44 мА в нормальных условиях по результатам моделирования. Максимальная частота работы MCML транссивера равна 1 ГГц с нагрузкой на выходе приемника MCML_RX 3 пФ. В буферы ввода-вывода включены элементы защиты от ЭСР [4].
Общая схема сопряжения CMOS и CML логики представлена на рис. 2.
СРАВНЕНИЕ MCML И КМОП ЛОГИК
В рамках исследовательской работы выполнено сравнение двух видов логики для определения областей эффективности и границ применения MCML и КМОП. Сравнение параметров MCML и КМОП инверторов IVSVTX2 при VDD = 1,2 В, ∆V = 400 мВ, T = 25 °C представлено на рис. 3.
Как видно из рис. 3а, для MCML характерна более ровная и меньшая зависимость задержки от длительности фронта. Из рис. 3б–г видно, что MCML значительно эффективней с точки зрения энергопотребления. Необходимо отметить, что применение MCML для систем, фунционирующих на частотах более 2,5 ГГц, наиболее эффективно.
МАРШРУТ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ СХЕМ В БАЗИСЕ БИБЛИОТЕКИ MCML
САПР, традиционно применяющиеся в маршруте цифрового проектирования, не адаптированы, как и сам маршрут, для работы с полностью дифференциальными ячейками, имеющими дифференциальные входы и выходы, в частности, — MCML. Попытка использовать общепринятые подходы приводит к тому, что дифференциальные сигналы в процессе логического и физического синтеза рассматриваются как независимые друг от друга, что искажает суть применяемых схемотехнических решений. Таким образом, необходимо, чтобы САПР воспринимал дифференциальную ячейку как традиционную. Для этого, с одной стороны, требуется разработать дополнительные технологические представления, с другой — встроить эти представления в маршрут проектирования цифровых СБИС. Под дополнительными представлениями понимаются Verilog / Liberty / LEF — файлы, которые выполняются в двух вариантах: для дифференциальных ячеек и для их традиционных аналогов. Под специализированным ПО подразумеваются надстройки маршрута проектирования, которые позволяют корректно встраивать представления в маршрут и проводить необходимые проверки: LVS, Formal Verification и т. д.
В настоящий момент разрабатывается специализированное ПО и модифицированный маршрут проектирования цифровых СБИС на его основе.
РЕЗУЛЬТАТЫ И ВЫВОДЫ
Исследована и адаптирована для создания библиотечных элементов схемотехника MCML логики. Разработаны тестовые библиотеки STD/IO ячеек на основе MCML логики в базисе отечественной технологии КМОП 90 нм. Разработаны методы характеризации и генерации технологических представлений MCML STD/IO библиотек. В настоящее время в отделе стандартных библиотек АО «НИИМЭ» ведется разработка маршрута проектирования цифровых СБИС, основанного на использовании созданных бибилиотек.
Новыми в данной работе являются следующие результаты:
• MCML схемотехника реализована на элементной базе отечественной технологии КМОП 90 нм;
• MCML схемотехника адаптирована для проектирования библиотечных элементов;
• разработана библиотека ячеек ядра и ячеек ввода-вывода.
ЛИТЕРАТУРА
1. Красников Г. Я., Орлов О. М. «Отличительные особенности и проблемы КМОП-технологий при уменьшении проектной нормы до уровня 0,18 мкм и меньше». — Российские нанотехнологии, 2008 г., Т. 3 № 7–8. — С. 124–128.
2. Badel S. et al. “A Genetic Standard Cell Design Methodology for Differential Circuit Styles”, Design Automation and Test in Europe, 2008, pp. 843–848.
3. Alioto M., Palumbo G. “Model and Design of Bipolar and MOS Current — Mode Logic: CML, ECL and SCL Digital Circuits”, New-York, Springer, 2005.
4. Ильин С. А., Кочанов С. К., Ласточкин О. В., Новиков А. А. «Методика автоматизированной генерации и анализа базовых конструктивов для проектирования блоков динамической и статической защиты интегральных схем от ЭСР.», МЭС — 2016. — М.: ИППМ РАН, 2016 г., Часть III. — С. 100–106.
Высокая плотность размещения приводит к тому, что шумы и помехи цифровой части передаются на аналоговую, что влияет на стабильность ее функционирования. Следовательно, необходимо дополнять систему элементами экранирования помех и применять специальные подходы при ее компоновке. Требование уменьшить занимаемую площадь и повысить помехоустойчивость дополняется необходимостью высокого быстродействия для СБИС.
Решением проблемы помех цифровой части без существенного увеличения размеров устройства является применение иного типа логики — MCML. MOS Current-Mode Logic (MCML), дифференциальной логики, управляемой током, обеспечивающей высокоскоростную работу с низкой генерацией шумов, что делает ее привлекательной для реализации блоков в схемах смешанного сигнала.
БАЗОВЫЕ КОМПОНЕНТЫ, ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ И ПАРАМЕТРЫ MCML
Каждый элемент библиотеки STD и IO в логике MCML состоит из трех основных компонентов: сопротивления нагрузки; сети n-МОП ключей, управляющих током; источника тока [2]. Пример схемотехники MCML вентилей представлен на рис. 1.
Принцип работы MCML вентиля заключается в преобразовании тока в напряжение на сопротивлении нагрузки. Управление током осуществляется дифференциальным каскадом, в котором логическая функция задается n-МОП сетью.
Основными параметрами для любой MCML ячейки являются:
• напряжение питания (VDD);
• размах рабочего напряжения (∆V);
• ток, генерируемый источником тока (I);
• конфигурации сопротивлений, ключей и источников тока (W, L, Ndevices);
• выходная нагрузочная емкость (Cload).
Перечисленные параметры взаимозависимы, что делает процесс разработки MCML вентилей трудоемкой задачей, требующей большого количества времени, квалификации и опыта от разработчика [3].
ОСОБЕННОСТИ, ПРЕИМУЩЕСТВА И НЕДОСТАТКИ СХЕМОТЕХНИКИ MCML ТИПА
К особенностям MCML следует отнести размах рабочего напряжения ∆V < ΔVCMOS. При этом значение уровня логической единицы представляется как V1 = VDD, а значение уровня логического нуля как V0 = VDD − ∆V.
Вторая особенность — построение логической функции благодаря ветвлению n-МОП пар. Использование дифференциальных портов дает возможность одновременно получить прямой и инверсный выходы ячейки, что упрощает разработку схемотехники и топологии.
Третья особенность — функционирование ячейки при постоянном значении тока и, как следствие, максимальная мощность потребления в статическом состоянии. MCML вентили имеют слабую зависимость мощности потребления от частоты, что позволяет получить значительный выигрыш в энергоэффективности на высоких частотах по сравнению с КМОП вентилями.
Основные преимущества MCML: высокая частота функционирования, повышенная помехозащищенность, небольшая входная емкость, сравнительно небольшое количество транзисторов в элементе, широкие возможности для реализации и масштабирования логических функций, общая унификация структуры элементов.
Из недостатков MCML, ограничивающих ее широкое распространение, следует отметить высокую потребляемую статическую мощность, чувствительность к разбросу параметров транзисторов и технологическому процессу, сложность в реализации симметричности фронтов вентиля, сложность интеграции в стандартный цифровой маршрут проектирования ИС.
ОБЛАСТИ ПРИМЕНЕНИЯ MCML
Благодаря преимуществу MCML над КМОП в энергоэффективности на высоких частотах основная область применения этой логики формируется вокруг мульти-Гц систем связи: MUX/DEMUX интегральные схемы для SONET/SDH оптоволоконных сетей; высокоскоростные коммутаторы сетей LAN/WAN; RF приложения (ФАПЧ, предделители, схемы восстановления синхронизации, ГУН и т. д.); маломощные DSP микросхемы; высокоточные микросхемы, АЦП и т. д.
БИБЛИОТЕКИ STD И IO НА БАЗЕ MCML СХЕМОТЕХНИКИ
В ОСБ НИИМЭ в базисе технологии КМОП 90 нм разработана тестовая библиотека цифровых ячеек, в состав которой входят 73 ячейки: 59 комбинационных, 12 последовательностных и 2 преобразователя уровней (MCML–КМОП, КМОП–MCML). Элементы библиотеки работают при напряжении питания 1,2 В. Уровень логической единицы и нуля — 1,2 В и 0,8 В, соответственно. Состав библиотеки представлен в табл. 1.
Также разработаны буферы ввода-вывода для связи доменов MCML логики, работающие при напряжении питания 1,2 В через внешнюю линию связи. Библиотека IO содержит передатчик MCML_TX и приемник MCML_RX. Уровни логической единицы и нуля на выходе MCML_TX равны V1 = 1,2 В, V0 = 0,8 В, соответственно. Приемник MCML_RX имеет в своем составе интегральные терминирующие резисторы номиналом 50 Ом. Ток потребления MCML транссивера равен ~44 мА в нормальных условиях по результатам моделирования. Максимальная частота работы MCML транссивера равна 1 ГГц с нагрузкой на выходе приемника MCML_RX 3 пФ. В буферы ввода-вывода включены элементы защиты от ЭСР [4].
Общая схема сопряжения CMOS и CML логики представлена на рис. 2.
СРАВНЕНИЕ MCML И КМОП ЛОГИК
В рамках исследовательской работы выполнено сравнение двух видов логики для определения областей эффективности и границ применения MCML и КМОП. Сравнение параметров MCML и КМОП инверторов IVSVTX2 при VDD = 1,2 В, ∆V = 400 мВ, T = 25 °C представлено на рис. 3.
Как видно из рис. 3а, для MCML характерна более ровная и меньшая зависимость задержки от длительности фронта. Из рис. 3б–г видно, что MCML значительно эффективней с точки зрения энергопотребления. Необходимо отметить, что применение MCML для систем, фунционирующих на частотах более 2,5 ГГц, наиболее эффективно.
МАРШРУТ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ СХЕМ В БАЗИСЕ БИБЛИОТЕКИ MCML
САПР, традиционно применяющиеся в маршруте цифрового проектирования, не адаптированы, как и сам маршрут, для работы с полностью дифференциальными ячейками, имеющими дифференциальные входы и выходы, в частности, — MCML. Попытка использовать общепринятые подходы приводит к тому, что дифференциальные сигналы в процессе логического и физического синтеза рассматриваются как независимые друг от друга, что искажает суть применяемых схемотехнических решений. Таким образом, необходимо, чтобы САПР воспринимал дифференциальную ячейку как традиционную. Для этого, с одной стороны, требуется разработать дополнительные технологические представления, с другой — встроить эти представления в маршрут проектирования цифровых СБИС. Под дополнительными представлениями понимаются Verilog / Liberty / LEF — файлы, которые выполняются в двух вариантах: для дифференциальных ячеек и для их традиционных аналогов. Под специализированным ПО подразумеваются надстройки маршрута проектирования, которые позволяют корректно встраивать представления в маршрут и проводить необходимые проверки: LVS, Formal Verification и т. д.
В настоящий момент разрабатывается специализированное ПО и модифицированный маршрут проектирования цифровых СБИС на его основе.
РЕЗУЛЬТАТЫ И ВЫВОДЫ
Исследована и адаптирована для создания библиотечных элементов схемотехника MCML логики. Разработаны тестовые библиотеки STD/IO ячеек на основе MCML логики в базисе отечественной технологии КМОП 90 нм. Разработаны методы характеризации и генерации технологических представлений MCML STD/IO библиотек. В настоящее время в отделе стандартных библиотек АО «НИИМЭ» ведется разработка маршрута проектирования цифровых СБИС, основанного на использовании созданных бибилиотек.
Новыми в данной работе являются следующие результаты:
• MCML схемотехника реализована на элементной базе отечественной технологии КМОП 90 нм;
• MCML схемотехника адаптирована для проектирования библиотечных элементов;
• разработана библиотека ячеек ядра и ячеек ввода-вывода.
ЛИТЕРАТУРА
1. Красников Г. Я., Орлов О. М. «Отличительные особенности и проблемы КМОП-технологий при уменьшении проектной нормы до уровня 0,18 мкм и меньше». — Российские нанотехнологии, 2008 г., Т. 3 № 7–8. — С. 124–128.
2. Badel S. et al. “A Genetic Standard Cell Design Methodology for Differential Circuit Styles”, Design Automation and Test in Europe, 2008, pp. 843–848.
3. Alioto M., Palumbo G. “Model and Design of Bipolar and MOS Current — Mode Logic: CML, ECL and SCL Digital Circuits”, New-York, Springer, 2005.
4. Ильин С. А., Кочанов С. К., Ласточкин О. В., Новиков А. А. «Методика автоматизированной генерации и анализа базовых конструктивов для проектирования блоков динамической и статической защиты интегральных схем от ЭСР.», МЭС — 2016. — М.: ИППМ РАН, 2016 г., Часть III. — С. 100–106.
Отзывы читателей
