eng
Выпуск #9/2018
Бутузов Владимир Алексеевич, Бочаров Юрий Иванович, Шунков Валерий Евгеньевич, Кусь Олег Николаевич, Прокопьев Виталий Юрьевич
Оптимизация топологии конденсаторной матрицы в АЦП последовательного приближения
Оптимизация топологии конденсаторной матрицы в АЦП последовательного приближения
Просмотры: 3749
Рассмотрено влияние топологических размеров матрицы переключаемых конденсаторов на погрешность дифференциальной нелинейности АЦП последовательного приближения в составе многоканальных микросхем и систем на кристалле. Даны рекомендации, позволяющие оптимизировать номиналы единичных конденсаторов емкостной матрицы и оценить размеры блока АЦП на ранних стадиях проектирования.
УДК 621.382
DOI: 10.22184/1993-8578.2018.82.369.375
УДК 621.382
DOI: 10.22184/1993-8578.2018.82.369.375
Теги: adc adc resolution analog-to-digital converter layout nonlinearity sar adc switched capacitor array аналого-цифровой преобразователь ацп ацп последовательного приближения матрица переключаемых конденсаторов нелинейность разрешающая способность ацп топология
ВВЕДЕНИЕ
Аналого-цифровые преобразователи (АЦП) нашли широкое применение и как отдельные микросхемы универсального назначения, и в составе ряда специализированных микросхем, и в системах на кристалле (СнК), которые могут содержать до 100 и более каналов преобразования сигналов [1]. Наблюдается тенденция к использованию АЦП в системах самодиагностики СнК, включающих встроенные средства мониторинга питания, температуры, параметров ряда блоков [2–4]. Одна из причин в том, что многие современные СнК имеют сложную кластерную адаптивно настраиваемую систему электропитания, а также динамически реконфигурируемую архитектуру [5]. Это требует контроля текущих значений режимных параметров блоков, температуры, а также целостности сигналов в ряде шин, например, в шинах питания [6, 7]. СнК для критически важных приложений, разрабатываемые с соблюдением норм и стандартов функциональной безопасности, также должны иметь встроенные средства самодиагностики и тестирования [8].
В системах многоточечного аппаратного мониторинга СнК используют или встроенный АЦП с аналоговым коммутатором или массив из нескольких АЦП, размещенных в местах расположения контролируемых блоков. Такая распределенная структура во многих случаях оказывается предпочтительной. Для контроля температуры, напряжений и токов в системах с распределенной структурой сбора данных АЦП последовательного приближения средней точности, умеренного быстродействия, с низким уровнем потребляемой мощности оказываются более эффективными по сравнению с другими типами АЦП [9], если минимизирована занимаемая ими площадь. Такие АЦП, дополненные массивом быстродействующих устройств выборки-хранения в точках контроля, применяются также для мониторинга динамических параметров, например, целостности сигналов на чипе СнК [4]. Наряду с использованием в виде сложно-функциональных блоков в составе СнК, эти АЦП находят применение в качестве отдельных микросхем.
Большинство АЦП последовательного приближения, реализуемых по КМОП технологии, используют для генерации эталонных напряжений в процессе уравновешивания цифро-аналоговый преобразователь (ЦАП) с балансировкой заряда в матрице конденсаторов с двоично-взвешенными емкостями. При проектировании таких АЦП, ориентированных на использование в рассмотренных применениях, необходимо оптимизировать топологию их основного блока — матрицы конденсаторов с целью минимизации занимаемой площади при одновременном обеспечении необходимого уровня точности. Этому посвящена настоящая статья. В ней рассматриваются особенности проектирования топологии матрицы, связанные с оптимизацией ее геометрии, в частности, вопросы выбора размеров и емкости единичного конденсатора и расстояния между конденсаторами матрицы.
АНАЛИЗ ВЛИЯНИЯ ГЕОМЕТРИЧЕСКИХ РАЗМЕРОВ КОНДЕНСАТОРНОЙ МАТРИЦЫ
Показано, что основным источником ошибки дифференциальной нелинейности является недвоичная компонента паразитной емкости [10]. Недвоичная составляющая паразитной емкости возникает за счет паразитной емкости верхних обкладок единичных конденсаторов, входящих в состав данного конденсатора, на шины сигналов нижних обкладок, относящихся к другим конденсаторам и не подключенных к данному конденсатору. Поэтому паразитную емкость Сs каждого конденсатора можно оценить следующим образом: Сs = Сp∙k, где Сp — паразитная емкость единичного конденсатора на проходящую рядом с ним сигнальную шину; k — количество единичных конденсаторов, не входящих в состав данного, рядом с которыми проходит сигнальная шина, подключенная к нижним обкладкам данного конденсатора. На рис. 1 показана паразитная емкость с верхней обкладки единичного конденсатора на сигнальную шину. Ширина конденсатора обозначена a, расстояние от конденсатора до сигнальной шины — h.
Зависимость емкости единичного конденсатора квадратной формы на проходящую рядом с ним сигнальную шину Сp(a,h) от размера конденсатора и расстояния до сигнальной шины может быть аппроксимирована следующим выражением:
где a — длина или ширина конденсатора; CE — удельная краевая емкость между двумя слоями металлизации (Ф/м), параметр из проектной базы данных; h — расстояние от конденсатора до шины; h0 — подгоночный параметр, величина которого примерно равна сумме толщины диэлектрика между слоями металлизации и расстояния между краями верхней и нижней обкладок.
Оценка относительной погрешности дифференциальной нелинейности для каждого из N кодов:
В числителе этого выражения — максимальная величина разности между паразитной емкостью Ci наибольшего из конденсаторов, переключающихся при переходе от кода i – 1 к коду i, и суммой паразитных емкостей остальных переключающихся конденсаторов; C0 — емкость единичного конденсатора. С учетом этих соотношений зависимость дифференциальной нелинейности от топологических размеров можно записать в виде:
где CU — удельная емкость единичного конденсатора (Ф/м2), параметр из проектной базы данных.
На рис. 2 показана зависимость дифференциальной нелинейности от характерных топологических размеров матрицы конденсаторов. Показаны также плоскости ограничений, обусловленных максимально допустимым уровнем ошибки нелинейности (горизонтальная плоскость) и максимально допустимым размером конденсаторной матрицы (вертикальная плоскость).
Ограничение, связанное с размером матрицы, представляет собой плоскость, описываемую выражением L = a + h, где L — параметр, определяющий максимальный размер базовой ячейки матрицы и, следовательно, характеризующий размер всей матрицы кратный L.
Сечение поверхности погрешности этой плоскостью:
Полученное выражение представляет собой зависимость максимального уровня ошибки дифференциальной нелинейности от характерного размера конденсатора a при заданных ограничениях на размер ячейки конденсаторной матрицы L. Очевидно, что функция DNLmax(a) имеет минимум в точке
Очевидно также, что
Таким образом, aopt и hopt являются оптимальными размерами матрицы при заданных ограничениях на максимальный ее размер.
Подстановка aopt и hopt в выражение для дифференциальной нелинейности дает зависимость максимального уровня этого вида погрешности от размера конденсаторной матрицы:
Полученное соотношение позволяет оценить ошибку нелинейности при заданном размере конденсаторной матрицы, а также минимальный размер матрицы, необходимый для достижения заданного уровня точности.
Результаты проведенного анализа легли в основу методики оптимизации топологии матрицы конденсаторов в составе блока АЦП последовательного приближения разрядностью 10 бит, реализованного по технологии КМОП с проектной нормой 0,18 мкм.
БЛОК АЦП ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ
Структурная схема АЦП показана на рис. 3. Использована обычная недифференциальная архитектура с перераспределением заряда. Для уменьшения занимаемой площади матрица конденсаторов ЦАП разделена на две подматрицы. Одна из них управляется семью старшими разрядами кода с выхода регистра последовательного приближения (РПП), другая — тремя младшими разрядами. Подматрицы соединены между собой через разделительный конденсатор Ca, который выполняет функцию аттенюатора. Номинал единичного конденсатора составляет 90 фФ.
На рис. 4 показана топология блока АЦП. Его высота составляет 230 мкм, что не превышает ширину трех типовых контактных площадок. Поэтому разработанный блок может использоваться для построения многоканальных микросхем с АЦП в каждом канале.
При проектировании блока использовались схемотехнические и топологические методы повышения стойкости к ионизирующему излучению. В частности, реализована функция автоматической коррекции смещения нуля в каскадах компаратора, как показано на рис. 5. Использованы n-канальные МОП транзисторы с кольцевым затвором и дополнительные охранные кольца.
Блок АЦП изготовлен в составе тестовой микросхемы по КМОП технологии XFAB XPO18 с проектной нормой 0,18 мкм. Особенностью использованной технологии является наличие транзисторов с рабочим напряжением до 5 В, что позволило обеспечить широкий диапазон напряжений питания.
На рис. 6 приведены результаты измерений статических характеристик тестовых образцов АЦП. Уровень дифференциальной нелинейности (ДНЛ) не превышает половины единицы младшего разряда (ЕМР). Интегральная нелинейность (ИНЛ) составляет менее 1,5 ЕМР. Значения основных параметров АЦП приведены в табл. 1.
ЗАКЛЮЧЕНИЕ
В работе представлен анализ влияния топологических размеров переключаемых конденсаторов на погрешность дифференциальной нелинейности АЦП последовательного приближения. Дана оценка уровня точности матрицы в зависимости от ее размера. Использование этих результатов позволяет оценить топологический размер блока АЦП и выбрать оптимальные номиналы единичных конденсаторов в составе емкостной матрицы на ранних стадиях проектирования.
В качестве примера практического применения результатов проведенного анализа представлен блок микромощного АЦП последовательного приближения, имеющий разрядность 10 бит и быстродействие 400 квыб/с при величине тока потребления не более 0,1 мА. Уровень дифференциальной нелинейности не превышает 0,5 ЕМР без использования фоновой калибровки.
Разработанный АЦП предназначен для использования в составе специализированных микросхем бортовой электроники космических аппаратов, а также в качестве отдельной микросхемы многоканального АЦП.
Авторы считают, что в данной работе новыми являются результаты анализа влияния топологических параметров конденсаторной матрицы на точностные характеристики АЦП последовательного приближения.
ЛИТЕРАТУРА
1. Zou X., Liu L., Cheong J. H., Yao L., Li P., Cheng M.-Y. et al. A 100-Channel 1-mW Implantable Neural Recording IC // IEEE Transactions on Circuits and Systems I: Regular Papers. 2013. Vol. 60. № 10, pp. 2584–2596.
2. Zjajo A., van der Meijs N., van Leuken R. Adaptive Thermal Monitoring of Deep-Submicron CMOS VLSI Circuits // Journal of Low Power Electronics. 2013. Vol. 9. № 4, pp. 1–11.
3. Sonmez U., Sebastiano F., Makinwa K. A. A. Compact Thermal-Diffusivity-Based Temperature Sensors in 40-nm CMOS for SoC Thermal Monitoring // IEEE Journal of Solid-State Circuits, 2017. Vol. 52. № 3, pp. 834–843.
4. Noguchi K., Nagata M. An On-Chip Multichannel Waveform Monitor for Diagnosis of Systems-on-a-Chip Integration // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2007. Vol. 15. № 10, pp. 1101–1110.
5. Sivakumar R., Jothi D. Recent Trends in Low Power VLSI Design // International Journal of Computer and Electrical Engineering. 2014. Vol. 6. № 6, pp. 509–523.
6. Lee P. H., Lee H. Y., Lee H. B., Jang Y. C. An On-Chip Monitoring Circuit for Signal-Integrity Analysis of 8-Gb/s Chip-to-Chip Interfaces With Source-Synchronous Clock // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. № 4, pp. 1386–1396.
7. Whatmough P. N., Das S., Hadjilambrou Z., Bull D. M. Power Integrity Analysis of a 28nm Dual-Core ARM Cortex-A57 Cluster Using an All-Digital Power Delivery Monitor // IEEE Journal of Solid-State Circuits. 2017. Vol. 52. № 6, pp. 1643–1654.
8. Katoh K., Doumar A., Ito H. Design of On-Line Testing for SoC with IEEE P1500 Compliant Cores Using Reconfigurable Hardware and Scan Shift / Proceedings of 11th IEEE International On-Line Testing Symposium. 2005, pp. 203–204.
9. Zhou H., Gui X., Gao P. Design of a 12-bit 0.83 MS/s SAR ADC for an IPMI SoC / Proceedings of 28th IEEE International System-on-Chip Conference (SOCC). Beijing. 2015, pp. 175–179.
10. Osipov D. L., Bocharov Yu. I., Butuzov V. A. The Behavioral Model of a Split Capacitor Array Involved in the Successive Approximation Register ADC and Taking Into Account the Effect of Parasitic Capacitors // Russian Microelectronics. 2013. Vol. 42. № 4, pp. 253–259.
Аналого-цифровые преобразователи (АЦП) нашли широкое применение и как отдельные микросхемы универсального назначения, и в составе ряда специализированных микросхем, и в системах на кристалле (СнК), которые могут содержать до 100 и более каналов преобразования сигналов [1]. Наблюдается тенденция к использованию АЦП в системах самодиагностики СнК, включающих встроенные средства мониторинга питания, температуры, параметров ряда блоков [2–4]. Одна из причин в том, что многие современные СнК имеют сложную кластерную адаптивно настраиваемую систему электропитания, а также динамически реконфигурируемую архитектуру [5]. Это требует контроля текущих значений режимных параметров блоков, температуры, а также целостности сигналов в ряде шин, например, в шинах питания [6, 7]. СнК для критически важных приложений, разрабатываемые с соблюдением норм и стандартов функциональной безопасности, также должны иметь встроенные средства самодиагностики и тестирования [8].
В системах многоточечного аппаратного мониторинга СнК используют или встроенный АЦП с аналоговым коммутатором или массив из нескольких АЦП, размещенных в местах расположения контролируемых блоков. Такая распределенная структура во многих случаях оказывается предпочтительной. Для контроля температуры, напряжений и токов в системах с распределенной структурой сбора данных АЦП последовательного приближения средней точности, умеренного быстродействия, с низким уровнем потребляемой мощности оказываются более эффективными по сравнению с другими типами АЦП [9], если минимизирована занимаемая ими площадь. Такие АЦП, дополненные массивом быстродействующих устройств выборки-хранения в точках контроля, применяются также для мониторинга динамических параметров, например, целостности сигналов на чипе СнК [4]. Наряду с использованием в виде сложно-функциональных блоков в составе СнК, эти АЦП находят применение в качестве отдельных микросхем.
Большинство АЦП последовательного приближения, реализуемых по КМОП технологии, используют для генерации эталонных напряжений в процессе уравновешивания цифро-аналоговый преобразователь (ЦАП) с балансировкой заряда в матрице конденсаторов с двоично-взвешенными емкостями. При проектировании таких АЦП, ориентированных на использование в рассмотренных применениях, необходимо оптимизировать топологию их основного блока — матрицы конденсаторов с целью минимизации занимаемой площади при одновременном обеспечении необходимого уровня точности. Этому посвящена настоящая статья. В ней рассматриваются особенности проектирования топологии матрицы, связанные с оптимизацией ее геометрии, в частности, вопросы выбора размеров и емкости единичного конденсатора и расстояния между конденсаторами матрицы.
АНАЛИЗ ВЛИЯНИЯ ГЕОМЕТРИЧЕСКИХ РАЗМЕРОВ КОНДЕНСАТОРНОЙ МАТРИЦЫ
Показано, что основным источником ошибки дифференциальной нелинейности является недвоичная компонента паразитной емкости [10]. Недвоичная составляющая паразитной емкости возникает за счет паразитной емкости верхних обкладок единичных конденсаторов, входящих в состав данного конденсатора, на шины сигналов нижних обкладок, относящихся к другим конденсаторам и не подключенных к данному конденсатору. Поэтому паразитную емкость Сs каждого конденсатора можно оценить следующим образом: Сs = Сp∙k, где Сp — паразитная емкость единичного конденсатора на проходящую рядом с ним сигнальную шину; k — количество единичных конденсаторов, не входящих в состав данного, рядом с которыми проходит сигнальная шина, подключенная к нижним обкладкам данного конденсатора. На рис. 1 показана паразитная емкость с верхней обкладки единичного конденсатора на сигнальную шину. Ширина конденсатора обозначена a, расстояние от конденсатора до сигнальной шины — h.
Зависимость емкости единичного конденсатора квадратной формы на проходящую рядом с ним сигнальную шину Сp(a,h) от размера конденсатора и расстояния до сигнальной шины может быть аппроксимирована следующим выражением:
где a — длина или ширина конденсатора; CE — удельная краевая емкость между двумя слоями металлизации (Ф/м), параметр из проектной базы данных; h — расстояние от конденсатора до шины; h0 — подгоночный параметр, величина которого примерно равна сумме толщины диэлектрика между слоями металлизации и расстояния между краями верхней и нижней обкладок.
Оценка относительной погрешности дифференциальной нелинейности для каждого из N кодов:
В числителе этого выражения — максимальная величина разности между паразитной емкостью Ci наибольшего из конденсаторов, переключающихся при переходе от кода i – 1 к коду i, и суммой паразитных емкостей остальных переключающихся конденсаторов; C0 — емкость единичного конденсатора. С учетом этих соотношений зависимость дифференциальной нелинейности от топологических размеров можно записать в виде:
где CU — удельная емкость единичного конденсатора (Ф/м2), параметр из проектной базы данных.
На рис. 2 показана зависимость дифференциальной нелинейности от характерных топологических размеров матрицы конденсаторов. Показаны также плоскости ограничений, обусловленных максимально допустимым уровнем ошибки нелинейности (горизонтальная плоскость) и максимально допустимым размером конденсаторной матрицы (вертикальная плоскость).
Ограничение, связанное с размером матрицы, представляет собой плоскость, описываемую выражением L = a + h, где L — параметр, определяющий максимальный размер базовой ячейки матрицы и, следовательно, характеризующий размер всей матрицы кратный L.
Сечение поверхности погрешности этой плоскостью:
Полученное выражение представляет собой зависимость максимального уровня ошибки дифференциальной нелинейности от характерного размера конденсатора a при заданных ограничениях на размер ячейки конденсаторной матрицы L. Очевидно, что функция DNLmax(a) имеет минимум в точке
Очевидно также, что
Таким образом, aopt и hopt являются оптимальными размерами матрицы при заданных ограничениях на максимальный ее размер.
Подстановка aopt и hopt в выражение для дифференциальной нелинейности дает зависимость максимального уровня этого вида погрешности от размера конденсаторной матрицы:
Полученное соотношение позволяет оценить ошибку нелинейности при заданном размере конденсаторной матрицы, а также минимальный размер матрицы, необходимый для достижения заданного уровня точности.
Результаты проведенного анализа легли в основу методики оптимизации топологии матрицы конденсаторов в составе блока АЦП последовательного приближения разрядностью 10 бит, реализованного по технологии КМОП с проектной нормой 0,18 мкм.
БЛОК АЦП ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ
Структурная схема АЦП показана на рис. 3. Использована обычная недифференциальная архитектура с перераспределением заряда. Для уменьшения занимаемой площади матрица конденсаторов ЦАП разделена на две подматрицы. Одна из них управляется семью старшими разрядами кода с выхода регистра последовательного приближения (РПП), другая — тремя младшими разрядами. Подматрицы соединены между собой через разделительный конденсатор Ca, который выполняет функцию аттенюатора. Номинал единичного конденсатора составляет 90 фФ.
На рис. 4 показана топология блока АЦП. Его высота составляет 230 мкм, что не превышает ширину трех типовых контактных площадок. Поэтому разработанный блок может использоваться для построения многоканальных микросхем с АЦП в каждом канале.
При проектировании блока использовались схемотехнические и топологические методы повышения стойкости к ионизирующему излучению. В частности, реализована функция автоматической коррекции смещения нуля в каскадах компаратора, как показано на рис. 5. Использованы n-канальные МОП транзисторы с кольцевым затвором и дополнительные охранные кольца.
Блок АЦП изготовлен в составе тестовой микросхемы по КМОП технологии XFAB XPO18 с проектной нормой 0,18 мкм. Особенностью использованной технологии является наличие транзисторов с рабочим напряжением до 5 В, что позволило обеспечить широкий диапазон напряжений питания.
На рис. 6 приведены результаты измерений статических характеристик тестовых образцов АЦП. Уровень дифференциальной нелинейности (ДНЛ) не превышает половины единицы младшего разряда (ЕМР). Интегральная нелинейность (ИНЛ) составляет менее 1,5 ЕМР. Значения основных параметров АЦП приведены в табл. 1.
ЗАКЛЮЧЕНИЕ
В работе представлен анализ влияния топологических размеров переключаемых конденсаторов на погрешность дифференциальной нелинейности АЦП последовательного приближения. Дана оценка уровня точности матрицы в зависимости от ее размера. Использование этих результатов позволяет оценить топологический размер блока АЦП и выбрать оптимальные номиналы единичных конденсаторов в составе емкостной матрицы на ранних стадиях проектирования.
В качестве примера практического применения результатов проведенного анализа представлен блок микромощного АЦП последовательного приближения, имеющий разрядность 10 бит и быстродействие 400 квыб/с при величине тока потребления не более 0,1 мА. Уровень дифференциальной нелинейности не превышает 0,5 ЕМР без использования фоновой калибровки.
Разработанный АЦП предназначен для использования в составе специализированных микросхем бортовой электроники космических аппаратов, а также в качестве отдельной микросхемы многоканального АЦП.
Авторы считают, что в данной работе новыми являются результаты анализа влияния топологических параметров конденсаторной матрицы на точностные характеристики АЦП последовательного приближения.
ЛИТЕРАТУРА
1. Zou X., Liu L., Cheong J. H., Yao L., Li P., Cheng M.-Y. et al. A 100-Channel 1-mW Implantable Neural Recording IC // IEEE Transactions on Circuits and Systems I: Regular Papers. 2013. Vol. 60. № 10, pp. 2584–2596.
2. Zjajo A., van der Meijs N., van Leuken R. Adaptive Thermal Monitoring of Deep-Submicron CMOS VLSI Circuits // Journal of Low Power Electronics. 2013. Vol. 9. № 4, pp. 1–11.
3. Sonmez U., Sebastiano F., Makinwa K. A. A. Compact Thermal-Diffusivity-Based Temperature Sensors in 40-nm CMOS for SoC Thermal Monitoring // IEEE Journal of Solid-State Circuits, 2017. Vol. 52. № 3, pp. 834–843.
4. Noguchi K., Nagata M. An On-Chip Multichannel Waveform Monitor for Diagnosis of Systems-on-a-Chip Integration // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2007. Vol. 15. № 10, pp. 1101–1110.
5. Sivakumar R., Jothi D. Recent Trends in Low Power VLSI Design // International Journal of Computer and Electrical Engineering. 2014. Vol. 6. № 6, pp. 509–523.
6. Lee P. H., Lee H. Y., Lee H. B., Jang Y. C. An On-Chip Monitoring Circuit for Signal-Integrity Analysis of 8-Gb/s Chip-to-Chip Interfaces With Source-Synchronous Clock // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol. 25. № 4, pp. 1386–1396.
7. Whatmough P. N., Das S., Hadjilambrou Z., Bull D. M. Power Integrity Analysis of a 28nm Dual-Core ARM Cortex-A57 Cluster Using an All-Digital Power Delivery Monitor // IEEE Journal of Solid-State Circuits. 2017. Vol. 52. № 6, pp. 1643–1654.
8. Katoh K., Doumar A., Ito H. Design of On-Line Testing for SoC with IEEE P1500 Compliant Cores Using Reconfigurable Hardware and Scan Shift / Proceedings of 11th IEEE International On-Line Testing Symposium. 2005, pp. 203–204.
9. Zhou H., Gui X., Gao P. Design of a 12-bit 0.83 MS/s SAR ADC for an IPMI SoC / Proceedings of 28th IEEE International System-on-Chip Conference (SOCC). Beijing. 2015, pp. 175–179.
10. Osipov D. L., Bocharov Yu. I., Butuzov V. A. The Behavioral Model of a Split Capacitor Array Involved in the Successive Approximation Register ADC and Taking Into Account the Effect of Parasitic Capacitors // Russian Microelectronics. 2013. Vol. 42. № 4, pp. 253–259.
Отзывы читателей
