Тег "процессорное ядро цифровой обработки сигналов neuromatrix"
Наноиндустрия #9/2018 Филимонова Ирина Петровна, Безкоровайный Иван Васильевич, Дрягалкин Дмитрий Игоревич, Чумаченко Георгий Олегович, Залётов Владимир Юрьевич, Андрианов Андрей Владимирович Мультимедийная СнК с процессорными ядрами PowerPC и NMC3
В докладе представлена интегральная высокопроизводительная, энергоэффективная мультимедийная микросхема (далее СБИС МИВЭМ), разработанная в компании ЗАО НТЦ «Модуль» в исполнении «система на кристалле» на базе универсального процессора с архитектурой PowerPC и процессорных ядер цифровой обработки сигналов с архитектурой NeuroMatrix. СБИС МИВЭМ имеет в своем составе два процессорных ядра PowerPC, четыре процессорных ядра NMC3, мультимедийную подсистему, состоящую из блока вывода видео, блока захвата видео, блока вывода аудио, блока кодирования/декодирования видеоизображений, интерфейсы с внешней памятью типа DDR3, SRAM, NAND, NOR и широкий набор интерфейсов ввода/вывода, как высокоскоростных (PCIe 4x, USB2.0, Fibre Channel), так и низкоскоростных (UART, I2C, SPI) и сетевых (Gigabit Ethernet). СБИС МИВЭМ предназначена для применения как в носимых, так и в стационарных системах обработки мультимедийной информации. Рассматривается несколько классов объектов, для которых возможно применение изделия: блоки преобразования телевизионных сигналов для бортовой аппаратуры и бортовые высокопроизводительные малогабаритные вычислительные машины. УДК 004.383 DOI: 10.22184/1993-8578.2018.82.337.343
Наноиндустрия #9/2018 Мушкаев Сергей Викторович, Бродяженко Андрей Владимирович, Болотников Александр Александрович Вычислительные ресурсы процессоров NeuroMatrix с плавающей точкой в задачах обработки больших потоков данных
Данная статья посвящена демонстрации принципов распараллеливания вычислений на процессоре NM6407 при работе с большими потоками данных. В вводной части доклада рассматривается структура векторного узла процессора NeuroMatrix NM6407 с плавающей точкой. В схематичной форме производится обзор вычислительных ресурсов и режимов работы векторного процессора с данными разного формата. Рассматривается распределенная структура памяти и шин данных, которая обеспечивает параллелизм и высокий темп загрузки вычислительных узлов. В основной части доклада, на примере простейших базовых задач линейной алгебры, демонстрируется поведение процессора в динамике. Приводятся временные диаграммы и пошаговые алгоритмы действий. Раскрывается ряд особенностей, которые необходимо учитывать для сбалансированной и эффективной загрузки вычислительных ячеек во времени. В частности, раскрывается порядок обращения к памяти, работа с векторными регистрами и взаимодействие между ячейками. В заключениe демонстрируется подход к реализации более сложных алгоритмов, таких как быстрое преобразование Фурье. Изучается производительность и эффективность процессора для разного класса задач. УДК 004.383.3 / 519.684.6 DOI: 10.22184/1993-8578.2018.82.110.118
eng
