Наноиндустрия #9/2018
Греков Артем Владимирович, Тюрин Сергей Феофентович
Совершенствование логики FPGA на основе увеличения разрядности LUT и создания адаптивных логических модулей
Получены выражения для оценок сложности и быстродействия декомпозиции многоразрядного LUT на LUT меньшей разрядности Выполнено сравнение сложности и задержки в количестве транзисторов при декомпозиции многоразрядного LUT в системе компьютерной математики Mathcad. Установлены особенности построения многоразрядных LUT и оценены различные варианты декомпозиции при дальнейшем увеличении размерности LUT с последующим выбором оптимального варианта адаптивного логического модуля. УДК 004.3, SPIN-код: 3745-5880, ORCID: 0000-0002-1553-6874 DOI: 10.22184/1993-8578.2018.82.160.166